[發明專利]一種基于遺忘憶阻橋的并行多算子卷積運算器

有效

• 申請號: 202110340117.4
• 申請日: 2021-03-30
• 公開（公告）號: CN113077046B
• 公開（公告）日: 2022-12-30
• 發明（設計）人: 何志龍;李傳東;陳玲;黃軍建
• 申請（專利權）人: 西南大學
• 主分類號: G06N3/04
• 分類號: G06N3/04;G06N3/063
• 代理公司: 成都東恒知盛知識產權代理事務所(特殊普通合伙) 51304
• 代理人: 何健雄;廖祥文

1.一種基于遺忘憶阻橋的并行多算子卷積運算器，其特征在于，包括算子切換芯片、K個算子芯片、K個存儲芯片和鏡像電路，算子切換芯片包括9個遺忘憶阻橋，像素信號與憶阻橋進行卷積計算后得到電壓信號，電壓信號通過鏡像電路轉換為電流信號，電流信號傳輸至存儲芯片，其中，遺忘憶阻橋的設置方式為：

令遺忘憶阻橋的長短時表示為長短記憶算子，通過設置遺忘憶阻橋以橋式電路環形連接4個遺忘憶阻器M1,M2,M4和M3，電壓輸入端位于M1和M3之間，M1和M2之間引出電壓輸出端的一個端級，M3和M4之間引出電壓輸出端的另一個端級，其中M1和M2反向，M3和M4反向，M1和M4相同，M2和M3相同，使得輸出電壓和輸入電壓成比例，其中，存儲芯片包括非易失性憶阻器，一個憶阻器對應表示一個像素，憶阻橋分壓公式為：

其中，V_A為正極電壓，V_B為負極電壓；

輸入電壓與突觸權重關系為：

Vout＝wVin (2)

其中，w為權值；

所述算子芯片中包括N個算子，每個算子包括長時算子和短時算子；

所述9個遺忘憶阻橋對應3*3的算子模板；流入電流直接對憶阻器進行寫入，最終阻值對應經過卷積運算后得到的灰度值，通過讀取信號進行讀取；每個算子芯片表示N個算子，N為2的倍數，每一次設置均同時設置兩個算子，兩個算子分別為長時算子和短時算子；K個算子芯片間進行并行切換。

2.根據權利要求1所述的基于遺忘憶阻橋的并行多算子卷積運算器，其特征在于，所述遺忘憶阻器包括長時記憶特性和短時記憶特性的憶阻器，其中：長時記憶電阻微分方程為：

dML＝kLsign(i₃)i₃^2 (4)

其中：M_L為長時記憶電阻，i₃為長時記憶寫電流，k_L為長時記憶變化常數，sign(i₃)為電流信號i₃的符號；

短時記憶電阻微分方程為：

dM_s＝k_ssign(i₂)i₂^²-sign(M_s-M_L)f，if M_s≠M_L (5)

其中：M_S為短時記憶電阻，i₂為短時記憶寫電流，k_S為短時記憶變化常數，sign(i₂)為電流信號i₂的符號，f為衰減速度，當M_S不等于M_L時，Ms以固定速度f衰減至長時記憶，M_S等于M_L時不再衰減，也即f＝0。

3.根據權利要求2所述的基于遺忘憶阻橋的并行多算子卷積運算器，其特征在于，所述電壓輸入端采用固定賦值脈沖信號，設置憶阻器的最大電阻映射為1，最小電阻映射為0，此時長時記憶電阻變化值為：

ΔM_L＝k_Lsign(v₃)v₃^2t (6)

其中，i3＝Vin＝v3，v3為長時記憶電壓；

短時記憶電阻變化值為：

ΔM_s＝k_ssign(v₂)v₂^²t-sign(M_s-M_L)ft，if M_s≠M_L (7)

其中，t為脈沖作用時間，由占空比決定，i2＝Vin＝v2；v2為短時記憶電壓。

4.根據權利要求3所述的基于遺忘憶阻橋的并行多算子卷積運算器，其特征在于，所述算子切換芯片中重置信號采用高電壓設置長時記憶，采用低電壓設置短時記憶。