[發明專利]雙端數據傳輸電路和存儲器

有效

• 申請號: 202110340036.4
• 申請日: 2021-03-30
• 公開（公告）號: CN112885389B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 孫豳;何軍;應戰
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C11/4097
• 分類號: G11C11/4097
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種雙端數據傳輸電路，用于向存儲單元寫入數據和讀出數據，其特征在于，包括：

互為差分數據傳輸線的第一全局數據線和第二全局數據線，所述第一全局數據線與所述第二全局數據線傳輸互為反相的信號；

互為差分數據傳輸線的第一本地數據線和第二本地數據線，所述第一本地數據線與所述第二本地數據線傳輸互為反相的信號；

轉換模塊，連接在外部數據線、所述第一全局數據線和所述第二全局數據線之間，用于根據第一控制信號，控制所述外部數據線與所述第一全局數據線和/或所述第二全局數據線之間的數據傳輸，所述第一控制信號用于表征，所述外部數據線當前傳輸的數據與所述第一全局數據線當前傳輸的數據的差異位數是否超過第一預設值；若所述差異位數超過所述第一預設值，則所述轉換模塊被配置為將所述外部數據線中的數據傳輸至所述第二全局數據線；若所述差異位數未超過所述第一預設值，則所述轉換模塊被配置為將所述外部數據線中的數據傳輸至所述第一全局數據線；

使能控制模塊，用于接收所述第一控制信號和第二控制信號，并輸出用于表征所述第一控制信號和所述第二控制信號是否相同的第三控制信號；其中，所述第二控制信號用于表征，所述外部數據線中高電平數據所占位數是否超過第二預設值；

寫入模塊，連接在所述第一本地數據線、所述第二本地數據線與所述第一全局數據線、所述第二全局數據線之間，控制所述第一全局數據線和/或所述第二全局數據線中的數據傳輸至所述第一本地數據線和/或所述第二本地數據線，且基于第三控制信號，判斷將所述第一全局數據線中的數據傳輸至所述第一本地數據線及將所述第二全局數據線中的數據傳輸至所述第二本地數據線，或將所述第一全局數據線中的數據傳輸至所述第二本地數據線及將所述第二全局數據線中的數據傳輸至所述第一本地數據線。

2.根據權利要求1所述的雙端數據傳輸電路，其特征在于，所述寫入模塊，包括：

第一轉換電路，被配置為，控制所述第一全局數據線中的數據傳輸至所述第一本地數據線，或將所述第二全局數據線中的數據傳輸至所述第一本地數據線；

第二轉換電路，被配置為，控制所述第一全局數據線中的數據傳輸至所述第二本地數據線，或將所述第二全局數據線中的數據傳輸至所述第二本地數據線。

3.根據權利要求2所述的雙端數據傳輸電路，其特征在于，所述第一轉換電路，包括：第一MOS管和第二MOS管；

所述第一MOS管的柵極接收所述第三控制信號，源極連接所述第一全局數據線，漏極連接所述第一本地數據線；

所述第二MOS管的柵極接收第四控制信號，源極連接所述第二全局數據線，漏極連接所述第一本地數據線，所述第三控制信號和所述第四控制信號互為反相信號。

4.根據權利要求2所述的雙端數據傳輸電路，其特征在于，所述第二轉換電路，包括：第三MOS管和第四MOS管；

所述第三MOS管的柵極接收第四控制信號，源極連接所述第一全局數據線，漏極連接所述第二本地數據線，所述第三控制信號和所述第四控制信號互為反相信號；

所述第四MOS管的柵極接收所述第三控制信號，源極連接所述第二全局數據線，漏極連接所述第二本地數據線。

5.根據權利要求1所述的雙端數據傳輸電路，其特征在于，還包括：統計模塊，與所述外部數據線連接，用于輸出所述第二控制信號，所述第二控制信號作為標記位數據存入所述存儲單元中，以在讀出數據的過程中，將所述第二控制信號讀出。

6.根據權利要求5所述的雙端數據傳輸電路，其特征在于，還包括：讀出模塊，用于根據讀出的所述第二控制信號，控制所述第一本地數據線、所述第二本地數據線和所述外部數據線之間的數據傳輸；若所述高電平數據所占位數超過所述第二預設值，則所述讀出模塊被配置為將所述第二本地數據線中的數據最終傳輸至所述外部數據線；若所述高電平數據所占位數不超過所述第二預設值，則所述讀出模塊被配置為將所述第一本地數據線中的數據最終傳輸至所述外部數據線。