[發明專利]SoC芯片內部數據分級防護電路

有效

• 申請號: 202110337909.6
• 申請日: 2021-03-30
• 公開（公告）號: CN113158260B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 徐波;鄧強;許云龍;王松明;趙衡
• 申請（專利權）人: 西南電子技術研究所(中國電子科技集團公司第十研究所)
• 主分類號: G06F21/72
• 分類號: G06F21/72
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 陳慶

1.一種SoC芯片內部數據分級防護電路，包括，后級控制電路和前級控制電路，其特征在于，前級控制電路利用輸入的控制信號和選擇信號產生通斷信號，該通斷信號直接作用于后級控制電路，控制后級電路的輸出和通斷，后級電路調試接口的通斷；前級控制電路前級D觸發器通過調試接口控制端反饋線連接前級數據選擇器MUX輸入端，前級數據選擇器通過輸入端Data_0通道輸入數據，選擇一路數據作為前級與門的輸入信號，將選擇輸出結果的值通過數據輸出端輸出數據選通信號到前級與門電路VHD，并加到前級與門輸出端s1，導通前級D觸發器D端，輸入信號到達D端以后，經過脈沖觸發鎖存器實現邊沿觸發輸出時鐘到CLK→Q路徑延遲信號s2，經過一段傳輸延遲后通過第一前級與門電路VHD并聯回路連接后級控制電路的第后級二與門電路VHD電路組成一個優先級控制電路；優先級控制電路對基于ARMv7調試架構控制SoC芯片內部數據的讀寫，確定所讀取的是“0”還是“1”，在默認狀態下，后級電路調試接口控制端打開對外調試功能，對外部電路進行浸入式調試和/或非浸入式調試；如果想關閉對外調試接口，系統關閉后級控制電路；如果想徹底關閉對外接口，則先關閉前級控制電路，再關閉后級控制電路，實現分級防護SoC芯片內部數據的分級防護；

所述后級控制電路包括：串聯在后級數據選擇器MUX與后級D觸發器之間的后級與門電路，后級D觸發器通過調試接口控制端連接后級據選擇器使能端，控制端sel1將輸入的控制信號data1和送入后級數據選擇器，后級數據選擇器根據輸入端Data_l通道輸入數據，默認輸出s3為高電平，并送入后級與門的一個輸入端，將選擇輸出結果的值通過數據輸出端輸出數據選通信號到后級數據選擇器MUX與后級與門電路VHD，通過后級與門輸出端s4對接收到的數字基帶信號進行整形輸出至后級D觸發器，導通后級D觸發器控制調試接口控制端s5，數據選擇器MUX的另一個輸入端與前級控制電路的連接。

2.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，改變前數據選擇器輸出端s0的值，前級選擇器控制端sel0配置為高電平，前級數據選擇器輸入端data0配置為1'b0，前級數據選擇器MUX與門輸出端s1為1'b0，前級D觸發器輸出端s2值為1'b0。

3.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，后級控制電路初始默認狀態時，后級數據選擇器控制端sel1為低電平，后級數據選擇器的輸出端s3為1'b1，前級電路的D觸發器的輸出s2和后級數據選擇器輸出端s3，經過后級數據選擇器MUX與后級門電路VHD邏輯與運算后輸出端s4輸出的值為1'b1，s4輸出值經過后級D觸發器鎖存，后級D觸發器輸出端s5到調試接口控制端信號的值為1'b1。

4.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，當前級控制電路的前級數據選擇器輸出的sel0為高電平，前級選擇器輸入的data0配置為1'b0時，前級數據選擇器MUX與門輸出端s1到前級D觸發器輸出端s2的輸出值均為1'b0，后級控制電路的D后級觸發器輸出端s5輸出為1'b0；當前級控制電路不打開，則后級電路的輸出始終為1'b0，從而實現了電路的分級控制功能。

5.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，數據選擇器在數據傳送過程中，根據需要將其中任意一路選出來，把二個通道的數據傳送到唯一的公共數據通道上去，實現數據傳輸。

6.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，在地址選擇信號的控制下，數據選擇器MUXs端輸入低電平時，下方與門封鎖，上方與門打開，s端輸入高電平時，上方與門封鎖，下方與門打開。

7.如權利要求1所述的SoC芯片內部數據分級防護電路，其特征在于，當控制端Data_sel的電平發生變化，輸出端Data_out的輸出結果在時鐘上升沿到來的時候才會變化，輸出的結果被時鐘同步化。