[發明專利]一種新型的高壓VDMOS器件及其制備方法

在審

• 申請號: 202110336336.5
• 申請日: 2021-03-29
• 公開（公告）號: CN112820778A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 陳利
• 申請（專利權）人: 廈門芯一代集成電路有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/16;H01L21/04
• 代理公司: 廈門荔信航知專利代理事務所(特殊普通合伙) 35247
• 代理人: 馬小玲

1.一種新型的高壓VDMOS器件，其特征在于，包括：N型重摻雜襯底(1)，N型輕摻雜緩沖區(2)，P型阱區(3)，N型重摻雜源極區(4)，P型重摻雜源極區(5)，NISI源極區(6)，高K絕緣層(7)，柵極多晶硅區(8)，NISI漏極區(9)，柵極電極(G)，源極電極(S)和漏極電極(D)；

其中所述NISI漏極區(9)形成在所述N型重摻雜襯底(1)的下表面，在所述NISI漏極區(9)的下表面形成所述漏極電極(D)，在所述N型重摻雜襯底(1)的上表面設有所述N型輕摻雜緩沖區(2)，在所述N型輕摻雜緩沖區(2)的上表面設有兩個P型阱區(3)，所述兩個P型阱區(3)之間設有間隔，所述兩個P型阱區(3)是以所述器件的中心線對稱，在每個所述P型阱區(3)的上表面設有兩個N型重摻雜源極區(4)和一個P型重摻雜源極區(5)，所述P型重摻雜源極區(5)設置在兩個N型重摻雜源極區(4)之間，且所述N型重摻雜源極區(4)和所述P型重摻雜源極區(5)彼此連接，在所述N型重摻雜源極區(4)和所述P型重摻雜源極區(5)的上表面設有NISI源極區(6)，所述N型重摻雜源極區(4)的側邊與所述P型阱區(3)的側邊設有間隔；

在兩個所述P型阱區(3)和所述N型輕摻雜緩沖區(2)的上表面設有高K絕緣層(7)，所述高K絕緣層(7)的兩個側邊設在靠近所述器件中心線的兩個所述N型重摻雜源極區(4)上，所述高K絕緣層(7)的上表面設有所述柵極多晶硅區(8)，所述柵極多晶硅區(8)的上表面設有柵極電極(G)，兩個所述N型重摻雜源極區(4)和一個所述P型重摻雜源區(5)的上表面設有所述源極電極(S)。

2.根據權利要求1所述的一種新型的高壓VDMOS器件，其特征在于，所述N型輕摻雜緩沖區(2)的厚度小于所述N型重摻雜襯底(1)的厚度。

3.根據權利要求1所述的一種新型的高壓VDMOS器件，其特征在于，所述N型輕摻雜緩沖區(2)的厚度大于所述P型阱區(3)的厚度。

4.根據權利要求1所述的一種新型的高壓VDMOS器件，其特征在于，所述高K絕緣層(7)為一種單質或者化合物的高K絕緣材料。

5.根據權利要求1所述的一種新型的高壓VDMOS器件，其特征在于，所述源極電極(S)、柵極電極(G)和漏極電極(D)的材料為銅材料或者鋁材料。

6.根據權利要求1所述的一種新型的高壓VDMOS器件，其特征在于，半導體襯底材料為半導體SiC基材料。

7.一種新型的高壓VDMOS器件的制備方法，其特征在于，所述方法包括以下步驟：

S1、清洗、曝光：將半導體襯底進行清洗、烘干，在其上表面涂一層光刻膠，采用有所述N型重摻雜襯底(1)定義的掩膜版和激光器曝光，顯影后形成N型重摻雜襯底(1)的定義；

S2、N型重摻雜襯底(1)和N型輕摻雜緩沖區(2)的形成：通過離子注入方式，在所述半導體襯底中形成所述N型重摻雜襯底(1)，在所述N型重摻雜襯底(1)的上表面形成所述N型輕摻雜緩沖區(2)；

S3、P型阱區(3)的定義：去除N型重摻雜襯底(1)定義的光刻膠，涂一層新的光刻膠，采用有所述P型阱區(3)定義的掩膜版和激光器曝光，顯影后形成所述P型阱區(3)的定義；

S4、P型阱區(3)的形成：通過離子注入方式，在所述半導體襯底中，且在所述N型輕摻雜緩沖區(2)上形成所述P型阱區(3)；

S5、N型重摻雜源極區(4)的定義：去除P型阱區(3)定義的光刻膠，涂一層新的光刻膠，采用有所述N型重摻雜源極區(4)定義的掩膜版和激光器曝光，顯影后形成所述N型重摻雜源極區(4)的定義；

S6、N型重摻雜源極區(4)的形成，通過離子注入方式，在所述半導體襯底中，且在所述P型阱區(3)上形成所述N型重摻雜源極區(4)；

S7、P型重摻雜源極區(5)的定義：去除N型重摻雜源極區(4)定義的光刻膠，涂一層新的光刻膠，采用有所述P型重摻雜源極區(5)定義的掩膜版和激光器曝光，顯影后形成所述P型重摻雜源極區(5)的定義；

S8、P型重摻雜源極區(5)的形成，通過離子注入方式，在所述半導體襯底中，且在所述P型阱區(3)上形成所述P型重摻雜源極區(5)；

S9、高K絕緣層的形成：去除P型重摻雜源極區(5)定義的光刻膠，在所述半導體襯底的上表面沉積一層高K絕緣層；

S10、柵極多晶硅層的形成：在所述高K絕緣層的上表面沉積一層柵極多晶硅材料，形成所述柵極多晶硅層；

S11、柵極結構的定義：在所述柵極多晶硅層上涂一層光刻膠，采用有所述柵極結構定義的掩膜版和激光器曝光，顯影后形成所述柵極結構的定義；

S12、柵極結構的形成：所述柵極結構包括高K絕緣層(7)和柵極多晶硅區(8)，采用刻蝕技術，蝕刻出柵極結構，去除所述柵極結構定義的光刻膠；

S13、NISI源極區(6)的定義：在步驟S12形成的半導體基片上表面涂一層光刻膠，采用有所述NISI源極區(6)定義的掩膜版和激光器曝光，顯影后形成所述NISI源極區(6)的定義；

S14、NISI源極區(6)的形成：通過離子注入方式，在所述半導體襯底中，且在所述N型重摻雜源極區(4)和P型重摻雜源極區(5)上形成所述NISI源極區(6)；

S15、N型重摻雜襯底(1)的暴露：去除所述NISI源極區(6)定義的光刻膠，對所述半導體襯底的下表面采用激光切除法，切除掉多余的半導體襯底，暴露出所述N型重摻雜襯底(1)；

S16、NISI漏極區(9)的形成：在所述步驟S15的半導體襯底下表面上，涂一層新的光刻膠，采用有所述NISI漏極區(9)定義的掩膜版和激光器曝光，顯影后形成所述NISI漏極區(9)的定義，通過離子注入方式，在所述半導體襯底中，且在所述N型重摻雜襯底(1)上形成所述NISI漏極區(9)；

S17、電極的形成：在所述柵極多晶硅區(8)的上表面沉積金屬電極，在所述NISI源極區(6)的上表面沉積金屬電極，在所述NISI漏極區(9)的下表面沉積金屬電極。