[發明專利]雙電壓閾電路及其掉電防護電路

在審

• 申請號: 202110336064.9
• 申請日: 2021-03-29
• 公開（公告）號: CN113114189A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 丁毅嶺;李國宏;郁仁昌;孫旭濤;趙方舟
• 申請（專利權）人: 無錫力芯微電子股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;H02H3/24
• 代理公司: 蘇州簡理知識產權代理有限公司 32371
• 代理人: 龐聰雅

1.一種雙電壓閾電路的掉電防護電路，其特征在于，其包括：

高閾值復位電路，其輸入端與低電壓源VDD_low相連，當所述低電壓源VDD_low的電壓大于預先設置的高閾值電壓Vth_high時，所述高閾值復位電路的輸出端輸出第一電平；當所述低電壓源VDD_low的電壓小于所述高閾值電壓Vth_high時，所述高閾值復位電路的輸出端輸出第二電平或關閉輸出；

開關電路，其第一連接端與高電壓源VDD_high相連，其第二連接端與高壓電路的電源端相連，其控制端與所述高閾值復位電的輸出端相連，當所述高閾值復位電路的輸出端輸出第一電平時，所述開關電路將所述高電壓源VDD_high與所述高壓電路的電源端相連接；當所述高閾值復位電路的輸出端輸出第二電平或關閉輸出時，所述開關電路切斷所述高電壓源VDD_high與所述高壓電路的電源端的連接；

低閾值復位電路，其輸入端與所述低電壓源VDD_low相連，其輸出端與低壓電路的電源端相連，當所述低電壓源VDD_low的電壓大于所述低閾值電壓Vth_low時，所述低閾值復位電路將所述低電壓源VDD_low與所述低壓電路的電源端相連接；當所述低電壓源VDD_low的電壓小于所述低閾值電壓Vth_low時，所述低閾值復位電路切斷所述低電壓源VDD_low與所述低壓電路的電源端的連接。

2.根據權利要求1所述的雙電壓閾電路的掉電防護電路，其特征在于，

所述高電壓源VDD_high的電壓值＞所述低電壓源VDD_low的電壓值；

所述低電壓源VDD_low的電壓值＞所述高閾值電壓Vth_high的電壓值＞所述低閾值電壓Vth_low的電壓值。

3.根據權利要求2所述的雙電壓閾電路的掉電防護電路，其特征在于，

所述開關電路包括第一MOS管PM1和第二MOS管NM1，

其中，所述第一MOS管PM1的第一連接端與所述開關電路的第一連接端相連，其第二連接端與所述開關電路的第二連接端相連，其控制端與所述高電壓源VDD_high相連；

所述第二MOS管NM1的第一連接端與所述第一MOS管PM1的控制端相連，其第二連接端接地，其控制端與所述開關電路的控制端相連。

4.根據權利要求3所述的雙電壓閾電路的掉電防護電路，其特征在于，

當所述高閾值復位電路的輸出端輸出第一電平時，所述第一MOS管PM1和第二MOS管NM1均導通；

當所述高閾值復位電路的輸出端輸出第二電平或關閉輸出時，所述第一MOS管PM1和第二MOS管NM1均關斷。

5.根據權利要求4所述的雙電壓閾電路的掉電防護電路，其特征在于，

所述第一MOS管PM1為PMOS晶體管，所述第一MOS管MP1的第一連接端、第二連接端和控制端分別為PMOS晶體管的源極、漏極和柵極；

所述第二MOS管NM1為NMOS晶體管，所述第二MOS管NM1的第一連接端、第二連接端和控制端分別為NMOS晶體管的漏極、源極和柵極；

所述高閾值復位電路輸出的第一電平為高電平，其輸出的第二電平為低電平。

6.根據權利要求5所述的雙電壓閾電路的掉電防護電路，其特征在于，

所述開關電路還包括第二電阻R2，其連接于所述所述第二MOS管NM1的控制端和接地端之間；

當所述低電壓源VDD_low的電壓小于所述高閾值電壓Vth_high時，所述高閾值復位電路關閉輸出。