[發明專利]基于FPGA內嵌處理器的虛擬仿真測試方法

有效

• 申請號: 202110334725.4
• 申請日: 2021-03-29
• 公開（公告）號: CN113139359B
• 公開（公告）日: 2023-09-08
• 發明（設計）人: 王文宇;易鑫;李靜
• 申請（專利權）人: 西安潤道智檢科技有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/331
• 代理公司: 西安恒泰知識產權代理事務所 61216
• 代理人: 王芳

本發明公開了一種基于FPGA內嵌處理器的虛擬仿真測試方法，包括如下步驟：步驟1，查看被測FPGA軟件開發環境，如果是使用MicroBlaze系列開發，則執行步驟2；如果被測FPGA軟件使用Zynp系列開發，則執行步驟3；步驟2：連接及轉換文件：將被測FPGA軟件中C語言轉換為可執行文件；然后讀取可執行文件，進行仿真測試；步驟3，編寫總線BFM文件，使用BFM文件替換原硬核IP，調用BFM文件進行仿真測試。本發明的虛擬仿真測試方法能夠實現兩種語言協同開發的FPGA內嵌處理器虛擬仿真測試。從而不僅保證了設計的正確性、完善性，又杜絕了后續生產工作中因設計而引發的錯誤，即節約了經濟成本、又保證了項目如期地完成。

技術領域

本發明屬于虛擬仿真測試領域，具體涉及一種基于FPGA內嵌處理器的虛擬仿真測試方法。

背景技術

FPGA作為一種可編程的器件，最初應用在通信領域，隨著納米技術的提出和微電子技術的發展，可編程邏輯系統設計技術在集成電路產業中獨樹一幟，應用范圍遍及軍工、汽車電子、航空航天、醫療、通訊、安防、廣播、工業、消費類市場、監察控制等多個熱門領域。并隨著工藝的不斷進步，向著更廣泛的領域擴展。然而在FPGA設計中，測試任務起著承上啟下的作用，它不僅保證了設計的正確性、完善性，又杜絕了后續生產工作中，因設計而引發的錯誤，即節約了經濟、又保證了項目如期地完成。

在傳統的FPGA開發設計中，由于FPGA單純的邏輯電路設計占用了絕大部分，測試一般僅采用直接對設計輸入激勵，然后捕獲輸出結果并加以分析的測試方法進行驗證，但是隨著應用場景的變化和對FPGA性能等要求的提高，各FPGA供應商提出了FPGA內嵌處理器的設計方案，一般采用兩種語言協同開發(兩種語言即軟件語言如C語言、硬件語言如Verilog或VHDL)，針對此種FPGA內嵌處理器軟件的測試方法，因仿真工具無法同時識別C語言與Verilog等硬件語言，測試往往采用屏蔽嵌入式處理器設計部分(C語言)，只針對邏輯部分(Verilog或VHDL語言)進行仿真測試。顯然，這種測試方法無法從整個設計的完善度、可靠性方面完整的去驗證整個FPGA軟件的功能，導致存在驗證漏洞，因此提出一種可充分驗證FPGA內嵌處理器軟件的測試方法是非常有必要的。

發明內容

為了解決FPGA內嵌處理器設計中采用屏蔽嵌入式處理器設計部分，只針對邏輯部分進行仿真測試導致的存在驗證漏洞的問題，本發明的目的在于，提供一種基于FPGA內嵌處理器的虛擬仿真測試方法。

為了實現上述目的，本發明采用如下技術方案予以解決：

一種基于FPGA內嵌處理器的虛擬仿真測試方法，包括如下步驟：

步驟1，查看被測FPGA軟件開發環境，如果是使用MicroBlaze系列開發，則執行步驟2；如果被測FPGA軟件使用Zynp系列開發，則執行步驟3；

步驟2：連接及轉換文件：將被測FPGA軟件中C語言轉換為可執行文件；然后讀取可執行文件，進行仿真測試；

步驟3，編寫總線BFM文件，使用BFM文件替換原硬核IP，調用BFM文件進行仿真測試。

進一步的，所述步驟2包括如下步驟：

步驟2-1：將被測FPGA軟件中C語言部分編譯完成后生成的.elf文件轉化成.mem文件；

步驟2-2：讀取可執行文件：將步驟2-1得到的轉換后的可執行文件讀入測試平臺；在測試執行時與FPGA邏輯部分進行數據交互完成測試。

進一步的，所述步驟2-1具體包括如下步驟：

步驟2-1-1：修改bmm文件；

步驟2-1-2：調用bmm文件，生成.mem可執行文件。

進一步的，所述步驟2-1-1的具體操作如下：