[發明專利]半導體器件

在審

• 申請號: 202110333814.7
• 申請日: 2021-03-29
• 公開（公告）號: CN113497047A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 金成吉;姜景文;徐周延;洪慧垠
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521;H01L27/11551;H01L27/11563;H01L27/11568;H01L27/11578
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 程丹辰

一種半導體器件包括：柵電極，彼此間隔開并在襯底上；穿透柵電極的溝道結構，每個溝道結構包括溝道層、在溝道層與柵電極之間的柵極電介質層、填充溝道層中的空間的溝道絕緣層和在溝道絕緣層上的溝道墊；以及分隔區域，穿透柵電極并彼此間隔開，其中柵極電介質層相比于溝道層進一步向上延伸，使得柵極電介質層的內側表面的一部分接觸溝道墊，溝道墊包括：下墊，在溝道層的上端和柵極電介質層的內側表面上并在柵極電介質層的內側表面之間具有第一凹陷；以及上墊，具有在第一凹陷中的第一部分和在第一部分上沿平行于襯底的上表面的方向從第一部分擴展的第二部分。

技術領域

本發明構思涉及半導體器件和制造該半導體器件的方法。

背景技術

半導體器件在其體積減小的同時需要高容量的數據處理。因此，有必要提高此類半導體器件的集成度。作為改善半導體器件的集成度的方法之一，具有垂直晶體管結構而非常規的共面晶體管結構的半導體器件已經被提出。

發明內容

本發明構思的方面在于提供具有改善的集成度和電特性的半導體器件和制造該半導體器件的方法。

根據本發明構思的方面，一種半導體器件包括：柵電極，彼此間隔開并堆疊在襯底上；溝道結構，貫穿柵電極并包括溝道層、在溝道層與柵電極之間的柵極電介質層、填充溝道層中的空間的溝道絕緣層和在溝道絕緣層上的溝道墊；以及分隔區域，貫穿柵電極并彼此間隔開，其中柵極電介質層相比于溝道層進一步向上延伸，使得柵極電介質層的內側表面的一部分接觸溝道墊，溝道墊可以包括：下墊，在溝道層的上端上以及在柵極電介質層的內側表面上，并在柵極電介質層的內側表面之間具有第一凹陷；以及上墊，具有在第一凹陷中的第一部分和在第一部分上沿平行于襯底的上表面的方向從第一部分擴展的第二部分。

根據本發明構思的方面，一種半導體器件包括：襯底，具有第一區域和第二區域；柵電極，堆疊在襯底上并彼此間隔開；溝道結構，在第一區域中貫穿柵電極，并具有下溝道結構、上溝道結構以及連接上溝道結構和下溝道結構的連接結構；以及虛設溝道結構，在第二區域中貫穿柵電極的至少一部分，并包括下半導體圖案和上半導體圖案，下半導體圖案具有凹陷，上半導體圖案在下半導體圖案的凹陷上并包括與下半導體圖案不同的材料，其中連接結構具有第三寬度，第三寬度大于在下溝道結構的上端處的第一寬度并大于在上溝道結構的下端處的第二寬度，在虛設溝道結構中，上半導體圖案可以具有第五寬度，第五寬度大于在下半導體圖案的上端處的第四寬度。

根據本發明構思的方面，一種半導體器件包括：襯底；第一結構，在襯底上；第一垂直結構，貫穿第一結構；墊結構，在第一垂直結構上，并包括下半導體結構和在下半導體結構上的上半導體結構，下半導體結構具有從上表面向下凹入的凹陷，上半導體結構在該凹陷上并具有擴展部分，擴展部分具有從下半導體結構的側表面突出的側表面；第二結構，在第一結構上；以及第二垂直結構，貫穿第二結構并連接到墊結構。

附圖說明

圖1A是示出根據本發明構思的示例實施方式的半導體器件的示例的剖視圖。

圖1B和圖1C是示出根據本發明構思的示例實施方式的半導體器件的示例的剖視圖。

圖2A是圖1A中由“A”指出的部分的局部放大剖視圖。

圖2B至圖2E是示出根據本發明構思的示例實施方式的半導體器件的示例的局部放大剖視圖。

圖3A是圖1A中由“B”指出的部分的局部放大剖視圖。

圖3B是示出根據本發明構思的示例實施方式的半導體器件的示例的局部放大剖視圖。

圖3C和圖3D是示出根據本發明構思的示例實施方式的半導體器件的示例的局部放大剖視圖。

圖4A至圖4C是示出根據本發明構思的示例實施方式的半導體器件的示例的剖視圖。

圖5A和圖5B是示出根據本發明構思的示例實施方式的半導體器件的示例的剖視圖。