[發(fā)明專利]源驅(qū)動(dòng)芯片及顯示裝置

在審

• 申請?zhí)枺?/td>: 202110332835.7
• 申請日: 2021-03-29
• 公開（公告）號: CN113066418A
• 公開（公告）日: 2021-07-02
• 發(fā)明（設(shè)計(jì)）人: 劉金風(fēng)
• 申請（專利權(quán)）人: TCL華星光電技術(shù)有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570
• 代理人: 裴磊磊

本申請公開了一種源驅(qū)動(dòng)芯片及顯示裝置，源驅(qū)動(dòng)芯片包括或邏輯運(yùn)算器、時(shí)鐘緩沖器、移位寄存器以及與邏輯運(yùn)算器；通過行鎖存信號和第一輸出數(shù)據(jù)延時(shí)控制使能信號的或邏輯運(yùn)算得到第二輸出數(shù)據(jù)延時(shí)控制使能信號，以及通過初始行鎖存子信號和第二輸出數(shù)據(jù)延時(shí)控制使能信號的與邏輯運(yùn)算，可以降低行鎖存信號受到的靜電干擾。

技術(shù)領(lǐng)域

本申請涉及顯示技術(shù)領(lǐng)域，具體涉及一種源驅(qū)動(dòng)芯片及顯示裝置。

背景技術(shù)

ESD(Electro-Static Discharge，靜電放電)是一種常見的近場電磁危害源，危害大。顯示裝置作為一種常用電子設(shè)備，應(yīng)用領(lǐng)域廣泛，其抗ESD的能力越來越受到關(guān)注。顯示裝置中的芯片等元器件容易受到靜電沖擊干擾，例如，測試源驅(qū)動(dòng)芯片的ESD時(shí)，會出現(xiàn)源驅(qū)動(dòng)芯片工作異常致使的畫異現(xiàn)象，需要重新開關(guān)機(jī)進(jìn)行恢復(fù)，其所收到的靜電干擾強(qiáng)度已經(jīng)達(dá)到了等級C(Class C)，最終會導(dǎo)致測試結(jié)果失敗。后經(jīng)測試總結(jié)發(fā)現(xiàn)，當(dāng)靜電干擾強(qiáng)度較大時(shí)，容易導(dǎo)致顯示裝置的局部區(qū)域出現(xiàn)畫面異常。

需要注意的是，上述關(guān)于背景技術(shù)的介紹僅僅是為了便于清楚、完整地理解本申請的技術(shù)方案。因此，不能僅僅由于其出現(xiàn)在本申請的背景技術(shù)中，而認(rèn)為上述所涉及到的技術(shù)方案為本領(lǐng)域所屬技術(shù)人員所公知。

發(fā)明內(nèi)容

本申請?zhí)峁┮环N源驅(qū)動(dòng)芯片及顯示裝置，緩解了源驅(qū)動(dòng)芯片容易受到靜電干擾的技術(shù)問題。

第一方面，本申請?zhí)峁┮环N源驅(qū)動(dòng)芯片，其包括或邏輯運(yùn)算器、時(shí)鐘緩沖器、移位寄存器以及與邏輯運(yùn)算器；或邏輯運(yùn)算器用于根據(jù)接入的行鎖存信號和第一輸出數(shù)據(jù)延時(shí)控制使能信號，生成并輸出對應(yīng)的第二輸出數(shù)據(jù)延時(shí)控制使能信號；時(shí)鐘緩沖器與或邏輯運(yùn)算器連接，用于根據(jù)第一時(shí)鐘信號和第二輸出數(shù)據(jù)延時(shí)控制使能信號，輸出對應(yīng)的第二時(shí)鐘信號；移位寄存器與時(shí)鐘緩沖器連接，用于根據(jù)行鎖存信號和第二時(shí)鐘信號，生成多個(gè)初始行鎖存子信號；與邏輯運(yùn)算器與或邏輯運(yùn)算器和移位寄存器連接，用于根據(jù)初始行鎖存子信號和第二輸出數(shù)據(jù)延時(shí)控制使能信號，生成對應(yīng)的標(biāo)的行鎖存子信號。

在其中一個(gè)實(shí)施方式中，兩兩相鄰的標(biāo)的行鎖存子信號之間的相位差是相同的。

在其中一個(gè)實(shí)施方式中，行鎖存信號與標(biāo)的行鎖存子信號中的一個(gè)相同。

在其中一個(gè)實(shí)施方式中，第二輸出數(shù)據(jù)延時(shí)控制使能信號為脈沖信號；當(dāng)?shù)诙敵鰯?shù)據(jù)延時(shí)控制使能信號為低電位時(shí)，時(shí)鐘緩沖器停止輸出第二時(shí)鐘信號。

在其中一個(gè)實(shí)施方式中，當(dāng)?shù)诙敵鰯?shù)據(jù)延時(shí)控制使能信號為高電位時(shí)，第二時(shí)鐘信號的驅(qū)動(dòng)能力大于第一時(shí)鐘信號的驅(qū)動(dòng)能力。

在其中一個(gè)實(shí)施方式中，移位寄存器包括至少兩個(gè)并行輸出的觸發(fā)器；至少一個(gè)觸發(fā)器的觸發(fā)端與時(shí)鐘緩沖器的輸出端連接；至少一個(gè)觸發(fā)器的輸入端與行鎖存信號連接。

在其中一個(gè)實(shí)施方式中，與邏輯運(yùn)算器包括多個(gè)與邏輯單元；每個(gè)與邏輯單元的一輸入端與一觸發(fā)器的輸出端連接；每個(gè)與邏輯單元的另一輸入端與或邏輯運(yùn)算器的輸出端連接。

在其中一個(gè)實(shí)施方式中，源驅(qū)動(dòng)芯片用于輸出對應(yīng)的數(shù)據(jù)信號；行鎖存信號的上升沿用于指示源驅(qū)動(dòng)芯片鎖存數(shù)據(jù)信號；行鎖存信號的下降沿用于指示源驅(qū)動(dòng)芯片輸出數(shù)據(jù)信號。

在其中一個(gè)實(shí)施方式中，源驅(qū)動(dòng)芯片還包括時(shí)鐘模塊；時(shí)鐘模塊的輸出端與時(shí)鐘緩沖器的輸入端連接。

第二方面，本申請?zhí)峁┮环N顯示裝置，其包括時(shí)序控制器和上述任一實(shí)施方式中的源驅(qū)動(dòng)芯片，源驅(qū)動(dòng)芯片與時(shí)序控制器連接。

本申請?zhí)峁┑脑打?qū)動(dòng)芯片及顯示裝置，通過行鎖存信號和第一輸出數(shù)據(jù)延時(shí)控制使能信號的或邏輯運(yùn)算得到第二輸出數(shù)據(jù)延時(shí)控制使能信號，以及通過初始行鎖存子信號和第二輸出數(shù)據(jù)延時(shí)控制使能信號的與邏輯運(yùn)算，可以降低或者消除行鎖存信號受到的靜電干擾，進(jìn)而提高了源驅(qū)動(dòng)芯片的抗靜電干擾能力。

附圖說明