[發(fā)明專利]一種多模式選擇的模數(shù)轉(zhuǎn)換器

在審

• 申請?zhí)枺?/td>: 202110331841.0
• 申請日: 2021-03-26
• 公開（公告）號: CN113014264A
• 公開（公告）日: 2021-06-22
• 發(fā)明（設(shè)計）人: 馬勇;楊文吒;李浩;張愛明;林新星
• 申請（專利權(quán)）人: 中山大學(xué)
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 田凌濤

本發(fā)明公開了一種多模式選擇的模數(shù)轉(zhuǎn)換器，涉及集成電路技術(shù)領(lǐng)域，包括含有非交疊時鐘、自舉開關(guān)、運(yùn)算放大器類型選擇模塊、內(nèi)部時鐘產(chǎn)生單元、DAC控制邏輯單元、異步延時邏輯單元、DAC電容陣列、延時邏輯模塊、第一延時選擇器和第二延時選擇器；本發(fā)明采用第一延時選擇器和第二延時選擇器，第一延時選擇器和第二延時選擇器均采用三種相同的延時時間，通過選擇延時時間方式，形成九種不同延時的異步時鐘，從而達(dá)到采樣頻率可調(diào)；本發(fā)明中采用運(yùn)算放大器類型選擇模塊，包含兩種運(yùn)算放大器：一級運(yùn)放加二級鎖存、比較器，通過運(yùn)放類型選擇器，通過運(yùn)放類型選擇器，從而選擇運(yùn)算放大器類型；本發(fā)明中電容陣列采用一個傳輸門開關(guān)，通過傳輸門開關(guān)關(guān)斷閉合狀態(tài)實(shí)現(xiàn)位數(shù)轉(zhuǎn)換。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種多模式選擇的模數(shù)轉(zhuǎn)換器。

背景技術(shù)

A/D 轉(zhuǎn)換器是連接模擬系統(tǒng)與數(shù)字信號處理系統(tǒng)重要的橋梁，在數(shù)字信號處理技術(shù)及無線通信領(lǐng)域的廣泛應(yīng)用，使得對基于 CMOS 工藝的 ADC（ Analog-to-digitalconverter，模數(shù)轉(zhuǎn)換器）的需求量日益增加，多種模式轉(zhuǎn)換的ADC可以根據(jù)現(xiàn)實(shí)場景應(yīng)用不同場合，有的場合需要高精度、高采樣率的ADC,有的場合需要高精度、較低采樣率的ADC。傳統(tǒng)SAR（ Successive Approximation Register，逐次逼近型）A/D轉(zhuǎn)換電路的采樣頻率固定，不能實(shí)現(xiàn)采樣頻率可調(diào)，而且精度（即DAC的位數(shù)）和運(yùn)算放大器固定，不能進(jìn)行精度轉(zhuǎn)換，也不能進(jìn)行運(yùn)算放大器類型轉(zhuǎn)換。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對背景技術(shù)的不足提供了一種多模式選擇的模數(shù)轉(zhuǎn)換器，采用第一延時選擇器和第二延時選擇器，第一延時選擇器和第二延時選擇器均采用三種相同的延時，第一延時選擇器和第二延時選擇器提供9種延時選擇，從而實(shí)現(xiàn)了采樣頻率可調(diào)；采用第一運(yùn)算放大器和第二運(yùn)算放大器，通過運(yùn)放類型選擇模塊實(shí)現(xiàn)第一運(yùn)算放大器和第二運(yùn)算放大器的轉(zhuǎn)換；采用的DAC電容陣列包括傳輸門開關(guān)，通過傳輸門開關(guān)關(guān)斷閉合狀態(tài)實(shí)現(xiàn)位數(shù)轉(zhuǎn)換。

本發(fā)明為解決上述技術(shù)問題采用以下技術(shù)方案：

一種多模式選擇的模數(shù)轉(zhuǎn)換器，包括運(yùn)算放大器類型選擇模塊、延時邏輯模塊、第一延時選擇器、第二延時選擇器、逐次逼近寄存器（SAR）；所述延時邏輯模塊的一端與運(yùn)算放大器類型選擇模塊相連，所述延時邏輯模塊的另一端與第二延時選擇器的一端相連；所述第二延時選擇器的另一端分別連接逐次逼近寄存器（SAR）、第一延時選擇器的一端，所述第一延時選擇器的另一端與運(yùn)算放大器類型選擇模塊的輸出端連接；所述第一延時選擇器和第二延時選擇器均采用三種相同的延時，通過選擇延時時間方式，形成九種不同延時的異步時鐘。

作為本發(fā)明一種多模式選擇的模數(shù)轉(zhuǎn)換器的進(jìn)一步優(yōu)選方案，所述運(yùn)算放大器類型選擇模塊包含兩種運(yùn)算放大器：第一運(yùn)算放大器和第二運(yùn)算放大器，且第一運(yùn)算放大器和第二運(yùn)算放大器存在共同輸入端：Vbias端、VIN端和VIP端，其共同輸入端均連接運(yùn)放類型選擇器，其中，第一運(yùn)算放大器包括一級運(yùn)放加二級鎖存，第二運(yùn)算放大器包括比較器。

作為本發(fā)明一種多模式選擇的模數(shù)轉(zhuǎn)換器的進(jìn)一步優(yōu)選方案，還包含自舉開關(guān)、非交疊時鐘、內(nèi)部時鐘產(chǎn)生單元、DAC控制邏輯單元、第一DAC電容陣列和第二DAC電容陣列、異步延時邏輯單元，其中，非交疊時鐘的CLK輸入端連接采樣信號，非交疊時鐘的CLK_1N輸出端和CLK_2N輸出端分別連接自舉開關(guān)的CLK_1N輸入端和CLK_2N輸入端；運(yùn)算放大器類型選擇模塊的Valid輸出端連接內(nèi)部時鐘產(chǎn)生單元的Valid輸入端,同時，運(yùn)算放大器類型選擇模塊的Valid輸出端還連接異步延時邏輯單元的Valid輸入端，運(yùn)算放大器類型選擇模塊的端VOUTN輸出端和VOUTP輸出端分別與DAC控制邏輯單元的INN輸入端和INP輸入端對應(yīng)連接；DAC控制邏輯單元的CAP_N（P）輸出端連接對應(yīng)的DAC電容陣列的輸入端。