[發(fā)明專利]半導體結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202110331105.5
• 申請日: 2021-03-29
• 公開（公告）號: CN115084090A
• 公開（公告）日: 2022-09-20
• 發(fā)明（設(shè)計）人: 賴二琨
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 張琛

1.一種半導體結(jié)構(gòu)，包含：

一階梯結(jié)構(gòu)，包含一第一階梯層與在該第一階梯層上的一第二階梯層，其中該第一階梯層包含一第一導電膜；以及

一著陸接墊，設(shè)置于該第一導電膜上，

其中該著陸接墊具有面朝該第二階梯層的一第一接墊側(cè)壁，介于該第一接墊側(cè)壁的一上部與該第二階梯層之間的一第一橫向間距小于介于該第一接墊側(cè)壁的一下部與該第二階梯層之間的一第二橫向間距。

2.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該第二階梯層包含一絕緣膜與在該絕緣膜上的一第二導電膜，該第一橫向間距介于該第一接墊側(cè)壁的該上部與該第二導電膜之間，該第二橫向間距介于該第一接墊側(cè)壁的該下部與該絕緣膜之間。

3.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該第一橫向間距沿著遠離該第一階梯層的一方向逐漸變小。

4.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該著陸接墊的一高度大于或小于該第二階梯層的一高度。

5.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)，其中該著陸接墊的一高度等于該第二階梯層的一高度。

6.一種半導體結(jié)構(gòu)，包含：

一階梯結(jié)構(gòu)，包含一第一階梯層與在該第一階梯層上的一第二階梯層，其中該第一階梯層包含一第一導電膜；以及

一著陸接墊，設(shè)置于該第一導電膜上，

其中該著陸接墊具有一第一接墊側(cè)壁，該第一接墊側(cè)壁包含面朝該第二階梯層的一凹陷側(cè)壁部。

7.根據(jù)權(quán)利要求6所述的半導體結(jié)構(gòu)，其中該著陸接墊具有相對于該第一接墊側(cè)壁的一第二接墊側(cè)壁，該第二接墊側(cè)壁包含傾斜側(cè)壁部。

8.根據(jù)權(quán)利要求7所述的半導體結(jié)構(gòu)，其中該著陸接墊具有一內(nèi)角在該第二接墊側(cè)壁與該著陸接墊的一底表面之間，該內(nèi)角為一銳角。

9.一種半導體結(jié)構(gòu)，包含：

一階梯結(jié)構(gòu)，包含一階梯層，其中該階梯層包含一絕緣膜與在該絕緣膜上的一導電膜，該絕緣膜與該導電膜具有一共平面階梯側(cè)壁；以及

一著陸接墊，設(shè)置于該導電膜上，

其中該著陸接墊包含延伸超過該共平面階梯側(cè)壁的一底表面。

10.根據(jù)權(quán)利要求9所述的半導體結(jié)構(gòu)，其中該共平面階梯側(cè)壁為垂直的。