[發明專利]COMS生產工藝中節省輕摻雜光罩數的方法

在審

• 申請號: 202110330887.0
• 申請日: 2021-03-24
• 公開（公告）號: CN112928068A
• 公開（公告）日: 2021-06-08
• 發明（設計）人: 鄒永金;安建國
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/266
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供了一種COMS生產工藝中節省輕摻雜光罩數的方法，包括：制作集成有N型器件和P型器件的半導體器件；在所述半導體器件表面涂覆一層氧化層；利用第一光罩刻蝕掉核心NMOS管和核心PMOS管所在區域的氧化層；利用第二光罩向核心NMOS管及輸入輸出PMOS管進行第一N型LDD離子注入及第一P型袋狀離子注入；利用第三光罩向核心PMOS管及輸入輸出NMOS管進行第二N型LDD離子注入及第二P型袋狀離子注入。利用核心N/PMOS LDD輕摻雜與輸入輸出N/PMOS LDD輕摻雜離子注入深度的不同，通過第一層光罩使得核心N/PMOS區域和輸入輸出N/PMOS區域表層氧化厚度不一樣，從而使得在使用第二光罩和第三光罩進行離子注入的時候得到能夠同時滿足核心MOS和輸入輸出MOS需求的輕摻雜。

技術領域

本發明涉及半導體器件制造技術領域，尤其涉及一種COMS生產工藝中節省輕摻雜光罩數的方法。

背景技術

隨著集成電路制造技術的不斷發展，對芯片集成度的要求也不斷提高，在通過CMOS工藝平臺制作的芯片中，要求同時集成有核心MOS器件(core MOS devices)和輸入/輸出MOS器件(I/O MOS devices)。尤其對于輸入/輸出MOS器件，在通過CMOS工藝平臺制作的芯片中要求集成有多個，且多個輸入/輸出MOS器件需要具有不同的工作電壓，以滿足芯片適應性的需要。例如需要同時提供工作電壓為3.3V和5V的輸入/輸出MOS器件，或者工作電壓為1.8V和3.3V的輸入/輸出MOS器件。

然而，傳統的CMOS工藝中，對應不同工作電壓的N/PMOS都需要有各自獨立的輕摻雜光罩來定義各自的輕摻雜離子注入，進而調節不同器件的性能。

以制作集成有核心MOS器件和工作電壓為3.3V和5V的輸入/輸出MOS器件為例。工作電壓為5V的輸入/輸出NMOS器件，其熱電子注入效應(Hot Carrier Injection，HCI)比較嚴重，需要單獨的、較大能量的、中等劑量的輕摻雜源漏(Lightly Doped Drain，LDD)磷注入，但是對于工作電壓為3.3V的輸入/輸出NMOS器件，其由于溝道較短，若進行上述程度的LDD磷注入，則會造成溝道的穿通。對于PMOS器件則無需考慮HCI，但是對于工作電壓為5V的輸入/輸出PMOS器件，若不進行PLDD，則會產生嚴重的柵壓，從而引起柵誘導漏端漏電((Gate Induced Drain Leakage，GIDL)，而由于工作電壓為3.3V的輸入/輸出PMOS器件電壓較低，其GIDL效應較輕，因此可以不進行PLDD。常規做法是通過至少四張光罩分別對于所述NMOS器件的核心NMOS管、輸入輸出NMOS管和所述P型器件的核心PMOS管、輸入輸出PMOS管進行LDD離子注入。

發明內容

本發明的目的在于提供一種COMS生產工藝中節省輕摻雜光罩數的方法，能夠有效節省COMS生產工藝中的輕摻雜光罩數，進而簡化工藝流程，節約成本。

為了達到上述目的，本發明提供了一種COMS生產工藝中節省輕摻雜光罩數的方法，包括：

制作集成有N型器件和P型器件的半導體器件，所述N型器件包括核心NMOS管、輸入輸出NMOS管，所述P型器件包括核心PMOS管、輸入輸出PMOS管；

在所述半導體器件表面涂覆一層氧化層；

利用第一光罩刻蝕掉所述核心NMOS管和所述核心PMOS管所在區域的氧化層；

利用第二光罩向所述核心NMOS管及所述輸入輸出PMOS管進行第一N型LDD離子注入及第一P型袋狀離子注入，以在所述核心NMOS管柵極結構兩側的襯底上形成第一超淺結及第一袋狀結構，在所述輸入輸出PMOS管柵極結構兩側的襯底上形成第二超淺結；

利用第三光罩向所述核心PMOS管及所述輸入輸出NMOS管進行第二N型LDD離子注入及第二P型袋狀離子注入，以在所述核心PMOS管柵極結構兩側的襯底上形成第三超淺結及第二袋狀結構，在所述輸入輸出NMOS管柵極結構兩側的襯底上形成第四超淺結。