[發明專利]堆疊狀的光子III-V族半導體器件

有效

• 申請號: 202110330343.4
• 申請日: 2021-03-19
• 公開（公告）號: CN113437167B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: G·施特羅布爾
• 申請（專利權）人: 阿聚爾斯佩西太陽能有限責任公司
• 主分類號: H01L31/0352
• 分類號: H01L31/0352;H01L31/0216;H01L31/0304;H01L31/103
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 郭毅

1.一種堆疊狀的光子III-V族半導體器件(10)，所述堆疊狀的光子III-V族半導體器件具有：

第二金屬連接接通層(20)，所述第二金屬連接接通層至少區域性地構造；

第一導電類型的高摻雜的第一半導體接通區域(16)，所述第一半導體接通區域具有至少5·10¹⁸cm^-3的摻雜劑濃度，并且具有第一晶格常數和第一能帶隙，

第二導電類型或所述第一導電類型的吸收區域(12)，所述吸收區域具有8·10¹¹cm^-3至5·10¹⁴cm^-3的摻雜劑濃度和在80μm與2000μm之間的層厚度(D12)，其中，所述吸收區域(12)具有所述第一晶格常數，

第一金屬連接接通層(18)，所述第一金屬連接接通層至少區域性地構造，其中，

所述第一半導體接通區域(16)以上側和延伸到所述吸收區域(12)中的深度(D16)槽狀地構造，

所述第二金屬連接接通層(20)的下側與所述第一半導體接通區域(16)的上側材料鎖合地連接，

所述第一金屬連接接通層(18)布置在所述吸收區域(12)的下側下方，

其特征在于，

所述堆疊狀的光子III-V族半導體器件(10)具有III-V族半導體鈍化層(22)，所述III-V族半導體鈍化層具有所述第一晶格常數和不同于所述第一能帶隙的第二能帶隙，其中，

所述III-V族半導體鈍化層(22)具有所述第一導電類型或所述第二導電類型和在1·10¹⁴cm^-3與1·10¹⁸cm^-3之間的范圍中的摻雜劑濃度，

所述III-V族半導體鈍化層(22)以相對于所述第一半導體接通區域(16)的上側至少10μm或至少20μm或至少40μm的第一間距(A1)布置在所述吸收區域(12)的上側上并且與所述吸收區域(12)的上側材料鎖合地連接。

2.根據權利要求1所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述III-V族半導體鈍化層(22)具有0.1μm至10μm的層厚度(D22)。

3.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述III-V族半導體鈍化層(22)具有InGaP或AlGaAs或InGaAsP，或者由InGaP或AlGaAs或InGaAsP組成。

4.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述III-V族半導體鈍化層(22)相對于所述半導體接通區域(16)的第一間距為所述吸收區域(12)的層厚度的至少50％或至少75％。

5.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述III-V族半導體鈍化層(22)在垂直于所述半導體接通區域(16)的上側的投影中完全包圍所述半導體接通區域(16)。

6.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述吸收區域(12)具有所述第一導電類型并且所述半導體鈍化層(22)具有所述第二導電類型，并且至少區域性地構造的第三金屬連接接通層與所述半導體鈍化層(22)的上側材料鎖合地連接。

7.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述III-V族半導體鈍化層(22)在所述吸收區域(12)上外延地產生，并且所述吸收區域(12)在所述半導體接通層上或在緩沖層(32)上或在襯底層上外延地產生。

8.根據權利要求1或2所述的堆疊狀的光子III-V族半導體器件(10)，其特征在于，所述第一金屬連接接通層(18)具有5nm至2μm或10nm至1μm的層厚度。