[發(fā)明專利]對存儲器件進行編程和驗證的方法以及相關的存儲器件

有效

• 申請?zhí)枺?/td>: 202110324758.0
• 申請日: 2019-10-18
• 公開（公告）號: CN112927741B
• 公開（公告）日: 2022-09-30
• 發(fā)明（設計）人: 趙向南;宋雅麗;張安;劉紅濤;靳磊
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C11/56
• 分類號: G11C11/56;G11C16/04;G11C16/08;G11C16/10;G11C16/34
• 代理公司: 北京永新同創(chuàng)知識產(chǎn)權代理有限公司 11376
• 代理人: 張殿慧;劉健

當對包括多個存儲單元和多個字線的存儲器件進行編程和驗證時，首先對多個存儲單元中的由多個字線中的第一字線控制的第一存儲單元執(zhí)行第一粗略編程然后，對多個存儲單元中的由多個字線中的第二字線控制的第二存儲單元執(zhí)行第二粗略編程。接下來，使用第一粗略驗證電流來確定第一存儲單元是否通過了粗略驗證，且使用第二粗略驗證電流來確定第二存儲單元是否通過了第二粗略驗證，其中第二粗略驗證電流小于第一粗略驗證電流。

本申請是申請日為2019年10月18日，題為“對存儲器件進行編程和驗證的方法以及相關的存儲器件”，申請?zhí)枮?01980002547.6的專利申請的分案申請。

技術領域

本發(fā)明涉及對存儲器件進行編程和驗證的方法以及相關的存儲器件，并且更具體地涉及一種對具有3D QLC結構的存儲器件進行編程和驗證的方法以及相關的存儲器件。

背景技術

半導體存儲器已經(jīng)變得越來越流行用于各種電子器件中。例如，非易失性半導體存儲器被應用于蜂窩電話、數(shù)碼相機、個人數(shù)字助理、移動計算器件、非移動計算器件和其他器件中。最近，已提出了使用三維(3D)堆疊存儲器結構(有時被稱為比特成本可縮放(BitCost Scalable，BiCS)架構)的超高密度的儲存器件。例如，可以由交替的導電和電介質(zhì)層的陣列形成3D NAND堆疊閃存器件。在這些層中鉆存儲孔，以同時限定許多存儲層。然后通過用適當?shù)牟牧咸畛浯鎯讈硇纬蒒AND串。存儲單元的控制柵極由導電層提供。

每個平面NAND存儲器由通過多個字線和位線連接的存儲單元的陣列組成。逐頁地將數(shù)據(jù)編程到平面NAND存儲器中或從平面NAND存儲器中讀取該數(shù)據(jù)。為了減輕浮柵到浮柵耦合的影響，可以通過粗略和精細編程來對3D QLC NAND存儲器進行編程以提高整體編程速度。還有，在粗略/精細編程的每個步驟之后，根據(jù)恒定的粗略/精細驗證電流執(zhí)行粗略/精細驗證，以確定所選擇的存儲單元是否已經(jīng)達到期望值。

在現(xiàn)有技術的粗略/精細編程方法中，以在3D QLC NAND存儲器件的電流-電壓曲線上導致恒定電壓差的方式來設定粗略驗證電流和精細驗證電流之間的差。隨著3D QLCNAND存儲器件采用更多的層，最佳電流(best-of-current，BOC)情況電流-電壓曲線和最差電流(worse-of-current，WOC)情況電流-電壓曲線之間的差異也增大，從而導致不同的存儲單元之間的較大的增益變化。因此，現(xiàn)有技術的粗略/精細編程方法在存儲單元的閾值電壓上具有小的余量。

發(fā)明內(nèi)容

本發(fā)明提供一種對包括多個存儲單元和多個字線的存儲器件進行編程和驗證的方法。所述方法包括：對所述多個存儲單元中的第一存儲單元執(zhí)行第一粗略編程，所述第一存儲單元由所述多個字線中的第一字線控制；在對所述第一存儲單元執(zhí)行所述第一粗略編程之后，對所述多個存儲單元中的第二存儲單元執(zhí)行第二粗略編程，所述第二存儲單元由所述多個字線中的第二字線控制；根據(jù)第一粗略驗證電流，確定所述第一存儲單元是否通過了粗略驗證；以及根據(jù)小于所述第一粗略驗證電流的第二粗略驗證電流，確定所述第二存儲單元是否通過了第二粗略驗證。

本發(fā)明提供還一種存儲器件，所述存儲器件包括：存儲器陣列，具有多個存儲單元；多個字線；字線驅(qū)動器；以及控制器。所述控制器被配置為：對第一存儲單元執(zhí)行第一粗略編程，所述第一存儲單元由所述多個字線中的第一字線控制；在對所述第一存儲單元執(zhí)行所述第一粗略編程之后，對第二存儲單元執(zhí)行第二粗略編程，所述第二存儲單元由所述多個字線中的第二字線控制；根據(jù)第一粗略驗證電流，確定所述第一存儲單元是否通過了粗略驗證；以及根據(jù)小于所述第一粗略驗證電流的第二粗略驗證電流，確定所述第二存儲單元是否通過了第二粗略驗證。

在閱讀了在各個圖和圖樣中示出的優(yōu)選實施例的以下詳細描述之后，本發(fā)明的這些和其他目的對于本領域的普通技術人員無疑將變得顯而易見。

附圖說明

圖1是示出根據(jù)本發(fā)明的實施例的一個NAND串的頂視圖。

圖2是示出根據(jù)本發(fā)明的實施例的一個NAND串的等效電路的圖。