[發明專利]半導體結構的制作方法及半導體結構

有效

• 申請號: 202110323551.1
• 申請日: 2021-03-26
• 公開（公告）號: CN113078119B
• 公開（公告）日: 2022-03-18
• 發明（設計）人: 王蒙蒙;黃信斌
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L21/78
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

1.一種半導體結構的制作方法，其特征在于，包括：

提供襯底，所述襯底中形成有第一結構和芯片結構，所述第一結構環繞所述芯片結構設置；

在所述襯底上形成凹槽，所述凹槽至少暴露所述第一結構的部分側面且所述凹槽設置在所述第一結構相對于所述芯片結構的外側和內側；所述在所述襯底上形成凹槽包括：在所述襯底上形成具有第一開口圖案的第一掩膜層，所述第一開口圖案至少暴露所述第一結構相對于所述芯片結構外側及內側的部分所述襯底；利用所述第一開口圖案刻蝕所述襯底分別形成第一凹槽和第二凹槽；所述第一凹槽的深度大于所述第二凹槽，和/或，所述第一凹槽的寬度大于所述第二凹槽；

在所述凹槽和所述第一結構上形成第二結構，并且所述第二結構填充所述凹槽。

2.根據權利要求1所述的半導體結構的制作方法，其特征在于，還包括：

在所述凹槽內壁和所述第一結構表面形成第三阻擋層。

3.根據權利要求1所述的半導體結構的制作方法，其特征在于，所述在所述襯底上形成凹槽，包括：

在所述襯底上形成具有第一開口圖案的第一掩膜層，所述第一開口圖案至少暴露所述第一結構相對于所述芯片結構外側的部分所述襯底；

利用所述第一開口圖案刻蝕所述襯底。

4.根據權利要求2或3所述的半導體結構的制作方法，其特征在于，所述在所述凹槽和所述第一結構上形成第二結構，并且所述第二結構填充所述凹槽的步驟，包括：

在所述凹槽和所述襯底上形成導電層，并且所述導電層填充所述凹槽；

在所述導電層上形成具有第一掩膜圖案的第二掩膜層，所述第一掩膜圖案至少覆蓋所述凹槽上方的導電層；

利用所述第二掩膜層刻蝕所述導電層。

5.根據權利要求4所述的半導體結構的制作方法，其特征在于，還包括：

在所述襯底和所述第二結構上形成介質層，所述介質層的材質與所述襯底的材質相同；

在所述介質層上形成鈍化層。

6.一種半導體結構，其特征在于，包括：

襯底以及位于所述襯底中的第一結構和芯片結構，所述第一結構環繞所述芯片結構設置；

第二結構，包括主體部和分部，所述主體部位于所述第一結構的上方，所述分部位于所述第一結構的側面；

其中，所述襯底上具有暴露出所述第一結構相對于所述芯片結構外側的第一凹槽以及暴露出所述第一結構相對于所述芯片結構內側的第二凹槽，所述第二結構的所述分部位于所述第一凹槽和所述第二凹槽中；所述第一凹槽的深度大于所述第二凹槽，和/或，所述第一凹槽的寬度大于所述第二凹槽。

7.根據權利要求6所述的半導體結構，其特征在于，

所述分部包括第一部分和第二部分，所述第一部分和所述第二部分分別位于所述第一結構的兩側。

8.根據權利要求7所述的半導體結構，其特征在于，

所述第一部分的深度大于所述第二部分；和/或，所述第一部分的寬度大于所述第二部分。

9.根據權利要求7所述的半導體結構，其特征在于，

所述第一部分的深度為所述第二部分深度的1.5～3倍；和/或，所述第一部分的寬度為所述第二部分寬度的1.5～3倍。

10.根據權利要求6所述的半導體結構，其特征在于，還包括：

位于所述襯底中的芯片結構，所述第一結構環繞所述芯片結構設置；

所述分部位于所述第一結構相對所述芯片結構的外側。

11.根據權利要求10所述的半導體結構，其特征在于，還包括：

介質層，位于所述襯底和所述第二結構上，所述介質層和所述襯底的材質相同；

鈍化層，所述鈍化層位于所述介質層上。