[發明專利]一種半導體器件及其制造方法

在審

• 申請號: 202110321778.2
• 申請日: 2021-03-25
• 公開（公告）號: CN113078210A
• 公開（公告）日: 2021-07-06
• 發明（設計）人: 王卓;董仕達;王正康;喬明;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 敖歡

1.一種半導體器件，其特征在于：包括第一導電類型襯底(10)，第一導電類型襯底(10)上表面有第一導電類型外延層(11)，第一導電類型外延層(11)內有槽結構(12)，槽結構(12)中包含分為左右兩部分的控制柵電極(15)、控制柵電極(15)下方的分離柵電極(14)，其中控制柵電極(15)位于槽結構(12)的上半部分，分離柵電極(14)位于槽結構(12)的下半部分；控制柵電極(15)與分離柵電極(14)，被第二介質層(132)及第三介質層(133)共同隔開，第三介質層(133)位于第二介質層(132)上方，分離柵電極(14)與第一導電類型外延層(11)之間由第一介質層(131)隔開，第一導電類型外延層(11)上方槽結構(12)的兩側為第二導電類型阱區(16)，第二導電類型阱區(16)內部上方設有第二導電類型重摻雜區(18)，控制柵電極(15)與第二導電類型阱區(16)由柵介質層(134)隔開，第二導電類型阱區(16)上方為第一導電類型重摻雜源區(19)，在第一導電類型重摻雜源區(19)與第二導電類型重摻雜區(18)內打孔引出金屬(20)，金屬(20)與控制柵電極(15)之間由第四介質層(135)隔開。

2.根據權利要求1所述的一種半導體器件，其特征在于：分離柵電極(14)的下半部分為縱向的直線型分離柵，上半部分為U型分離柵。

3.根據權利要求1所述的一種半導體器件，其特征在于：控制柵電極(15)的左右兩部分被第四介質層(135)分開。

4.根據權利要求2所述的一種半導體器件，其特征在于：分離柵電極(14)的U型部分的側壁與控制柵電極(15)左右錯開，控制柵電極(15)在外側，分離柵電極(14)的U型部分的側壁在內側。

5.根據權利要求1所述的一種半導體器件，其特征在于：控制柵電極(15)由多晶硅相連接，形狀包括水平段多晶硅、水平段多晶硅下方連接的左右兩豎直段多晶硅，第一介質層(131)、第二介質層(132)、第三介質層(133)、第四介質層(135)都為同種介質。

6.根據權利要求1所述的一種半導體器件，其特征在于：分離柵(14)為Y型的多晶硅，包括上部向中心傾斜相交的兩分支、及兩分支下方連接的豎直部分，第一介質層(131)、第二介質層(132)、第三介質層(133)、第四介質層(135)都為同種介質。

7.根據權利要求6所述的一種半導體器件，其特征在于：分離柵(14)上部的兩分支為向下的階梯狀。

8.根據權利要求6所述的一種半導體器件，其特征在于：分離柵(14)上部的兩分支上表面與控制柵(15)下表面上下對齊。

9.權利要求1至5任意一項所述的一種半導體器件的制造方法，其特征在于包括如下步驟：

1)在外延層上形成一系列的槽結構，在槽結構內壁形成第一介質層；

2)在槽結構內淀積重摻雜多晶硅，使重摻雜多晶硅填滿槽內；

3)刻蝕步驟2)所淀積的重摻雜多晶硅；

4)刻蝕第一介質層，槽結構內側壁仍保留一部分第一介質層不被刻蝕掉；

5)刻蝕步驟3)刻蝕完畢之后的重摻雜多晶硅，使重摻雜多晶硅的上表面不高于步驟4)中第一介質層刻蝕完畢之后第一介質層的下表面；

6)淀積重摻雜多晶硅，使上部分重摻雜多晶硅為U型，U型中間仍留有空隙不被填充；

7)在槽結構內形成第二介質層，不留空隙；

8)刻蝕第二介質層，U型結構中仍保留一部分第二介質層不被刻蝕掉；

9)刻蝕步驟6)所淀積的重摻雜多晶硅，形成最終的U型重摻雜多晶硅結構；

10)在槽結構內形成第三介質層，不留空隙；

11)刻蝕第一介質層、第二介質層與第三介質層，使其上表面高于U型重摻雜多晶硅上表面；

12)形成柵介質層，之后在柵介質層之上淀積一層多晶硅；

13)干法刻蝕步驟12)所淀積的多晶硅，使上表面的多晶硅被刻蝕掉，只保留側壁的多晶硅；

14)淀積介質層，填充步驟13)所保留的側壁的多晶硅之間的間隙；

15)形成第二導電類型阱區與第一導電類型重摻雜源區，形成第四介質層，在第一導電類型重摻雜源區與第二導電類型阱區內打孔，形成第二導電類型重摻雜區，注入金屬并引出電位。