[發明專利]一種調頻陀螺李薩如調制及自校正測試系統

在審

• 申請號: 202110318786.1
• 申請日: 2021-03-25
• 公開（公告）號: CN113514079A
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 李崇;劉志鵬;孟相睿;王雨晨;侯佳坤;王鑫寧
• 申請（專利權）人: 中國海洋大學
• 主分類號: G01C25/00
• 分類號: G01C25/00
• 代理公司: 青島錦佳專利代理事務所(普通合伙) 37283
• 代理人: 朱玉建

1.一種調頻陀螺李薩如調制及自校正測試系統，其特征在于，包括FDC電路、ADC電路、IQ解調電路、相干解調電路、調相器、鎖相環電路、自動增益控制電路、數控振蕩器、乘法器、加法器、誤差控制電路、DAC電路、低通濾波器以及電氣接口；

其中，FDC電路有兩個，分別為第一FDC電路和第二FDC電路；

ADC電路有兩個，分別為第一ADC電路和第二ADC電路；

IQ解調電路有兩個，分別為第一IQ解調電路以及第二IQ解調電路；

相干解調電路以及調相器分別有一個；

鎖相環電路有兩個，分別為第一鎖相環電路以及第二鎖相環電路；

自動增益控制電路有兩個，分別為第一自動增益控制電路和第二自動增益控制電路；

數控振蕩器有兩個，分別為第一數控振蕩器和第二數控振蕩器；

乘法器有兩個，分別為第一乘法器和第二乘法器；加法器有一個；

誤差控制電路有兩個，分別為第一誤差控制電路和第二誤差控制電路；

DAC電路有兩個，分別為第一DAC電路和第二DAC電路；

低通濾波器有三個，分別為第一低通濾波器、第二低通濾波器以及第三低通濾波器；

電氣接口有六個，分別為第一、第二、第三、第四、第五以及第六電氣接口；

第一FDC電路的輸入端以及第一ADC電路的輸入端均與第六電氣接口相連，第二FDC電路的輸入端以及第二ADC電路的輸入端均與第五電氣接口相連；

第一ADC電路的輸出端與第一IQ解調電路的輸入端相連；第一IQ解調電路的輸出端分別與第一鎖相環電路和第一自動增益控制電路的輸入端相連；

第二ADC電路的輸出端與第二IQ解調電路的輸入端相連；第二IQ解調電路的輸出端分別與第二鎖相環電路和第二自動增益控制電路的輸入端相連；

第一鎖相環電路和第一自動增益控制電路的輸出端均與第一數控振蕩器的輸入端相連；

第二鎖相環電路和第二自動增益控制電路的輸出端均與第二數控振蕩器的輸入端相連；

第一數控振蕩器的輸出端與第一乘法器的輸入端、第二乘法器的輸入端、第一誤差控制電路的輸入端以及第一DAC電路的輸入端連接；

第一誤差控制電路、第一DAC電路的輸出端分別與第四電氣接口、第一電氣接口相連；

第二數控振蕩器的輸出端與第一乘法器的輸入端、第二乘法器的輸入端、第二誤差控制電路的輸入端以及第二DAC電路的輸入端連接；

第二誤差控制電路、第二DAC電路的輸出端分別與第三電氣接口、第二電氣接口相連；

第一乘法器的輸出端依次與第一低通濾波器、調相器的一個輸入端相連；第二乘法器的輸出端依次與第二低通濾波器、調相器的另一個輸入端相連；

調相器的輸出端與相干解調電路的輸入端相連；第一FDC電路和第二FDC電路的輸出端分別連接至加法器的輸入端，加法器的輸出端與相干解調電路的輸入端相連；

相干解調電路輸出端與第三低通濾波器相連，第三低通濾波器連接有速率信號輸出接口。

2.根據權利要求1所述的調頻陀螺李薩如調制及自校正測試系統，其特征在于，

所述調頻陀螺包括第一驅動輸入電極、第二驅動輸入電極、第一調諧輸入電極、第二調諧輸入電極、第一感應輸出電極以及第二感應輸出電極；

第一驅動輸入電極與第一電氣接口相連，第二驅動輸入電極與第二電氣接口相連；

第一調諧輸入電極與第四電氣接口相連，第二調諧輸入電極與第三電氣接口相連；

第一感應輸出電極與第六電氣接口相連，第二感應輸出電極與第五電氣接口相連。

3.根據權利要求2所述的調頻陀螺李薩如調制及自校正測試系統，其特征在于，

所述調頻陀螺采用MEMS陀螺等效電路，其包括第一振動模態電路、第二振動模態電路以及位于第一振動模態電路與第二振動模態電路之間的耦合電路；

第一振動模態電路包括依次串聯連接的第一電阻、第一電容以及第一電感；

第二振動模態電路包括依次串聯連接的第二電阻、第二電容以及第二電感；

耦合電路包括運算放大器、互感器、VGA以及電位器；

運算放大器有六個，分別為第一、第二、第三、第四、第五以及第六運算放大器；

互感器有十六個，分別為第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五以及第十六互感器；

VGA有兩個，分別為第一VGA和第二VGA；

電位器有八個，分別為第一、第二、第三、第四、第五、第六、第七以及第八電位器；

第一互感器的輸入端連接第一驅動輸入電極，輸出端串聯接入第一振動模態電路；

第二互感器的輸入端連接第二驅動輸入電極，輸出端串聯接入第二振動模態電路；

第一運算放大器的正相、反相輸入端分別連接到第一電容的一個端部，輸出端連接至第十二互感器的輸入端；第十二互感器的輸出端串聯接入第二振動模態電路；

第六運算放大器的正相、反相輸入端分別連接到第二電容的一個端部，輸出端連接至第六互感器的輸入端；第六互感器的輸出端串聯接入第一振動模態電路；

第五互感器的輸入端串聯接入第一振動模態電路，輸出端分別與第二運算放大器的正相、反相輸入端相連；第二運算放大器的輸出端連接至第十一互感器的輸入端；

第十一互感器的輸出端串聯接入第二振動模態電路；

第十三互感器的輸入端串聯接入第二振動模態電路，輸出端分別與第五運算放大器的正相、反相輸入端相連；第五運算放大器的輸出端連接至第四互感器的輸入端相連，

第四互感器的輸出端串聯接入第一振動模態電路；

第七互感器的輸入端串聯接入第一振動模態電路，輸出端分別與第三運算放大器的正相、反相輸入端相連；第三運算放大器的輸出端依次與第一VGA、第十互感器的輸入端相連；

第十互感器的輸出端串聯接入第二振動模態電路；

第十五互感器的輸入端串聯接入第二振動模態電路，輸出端分別與第四運算放大器的正相、反相輸入端相連；第四運算放大器的輸出端依次與第二VGA、第三互感器的輸入端相連；

第三互感器的輸出端串聯接入第一振動模態電路；

第一電位器的一端與第一運算放大器的正相輸入端相連，另一端接地；

第二電位器連接在第一運算放大器的負相輸入端與第一運算放大器的輸出端之間；

第三電位器連接在第二運算放大器的負相輸入端與第二運算放大器的輸出端之間；

第四電位器連接在第三運算放大器的負相輸入端與第三運算放大器的輸出端之間；

第五電位器的一端與第六運算放大器的正相輸入端連接，另一端接地；

第六電位器連接在第六運算放大器的負相輸入端與第六運算放大器的輸出端之間；

第七電位器連接在第五運算放大器的負相輸入端與第五運算放大器的輸出端之間；

第八電位器連接在第四運算放大器的負相輸入端與第四運算放大器的輸出端之間；

第八互感器的輸入端連接第一調諧輸入電極，輸出端串聯接入第一振動模態電路；第十四互感器的輸入端連接第二調諧輸入電極，輸出端串聯接入第二振動模態電路；

第九互感器的輸入端串聯接入第一振動模態電路，輸出端連接第一感應輸出電極；第十六互感器的輸入端串聯接入第二振動模態電路，輸出端連接第二感應輸出電極。