[發明專利]芯片仿真驗證方法、系統、設備及存儲介質

有效

• 申請號: 202110315045.8
• 申請日: 2021-03-24
• 公開（公告）號: CN113032195B
• 公開（公告）日: 2023-05-23
• 發明（設計）人: 譚黎敏;李明慧;宋捷
• 申請（專利權）人: 上海西井信息科技有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/263
• 代理公司: 上海隆天律師事務所 31282
• 代理人: 夏彬

本發明提供了一種芯片仿真驗證方法、系統、設備及存儲介質，該方法包括：獲取芯片驗證配置文件，芯片驗證配置文件包括算子參數和測試參數，算子參數包括各個算子的配置參數，測試參數包括運行模式，運行模式包括單個算子測試和/或芯片模型整體測試；根據芯片驗證配置文件生成隨機激勵數據；將隨機激勵數據輸入對應的仿真算子或仿真算法模型，并獲取仿真結果；根據隨機激勵數據和芯片的輸入數據格式要求，生成輸入芯片的輸入文件；將輸入文件輸入芯片，并獲取芯片的輸出結果；比對仿真結果和芯片的輸出結果，得到芯片驗證結果。本發明應用于神經網絡模型推理芯片的仿真和驗證，實現了不同神經網絡模型和算子的快速功能驗證。

背景技術

芯片驗證一直是隨著芯片設計不斷發展的一個行業，功能驗證在芯片的整體設計周期中占據很多時間。近年來隨著計算機算力的提升，面向不同場景的各類算法模型層出不窮，一方面針對工業的實際需求場景設計和迭代不同的網絡模型，另一方面，將這些模型轉換成硬件支撐的算力，在模型的推理階段，將已經訓練好的神經網絡模型算法寫在芯片上，實現實時推理并且低功耗的目的，是很多公司的核心競爭力。芯片作為人工智能(Artificial?Intelligence,AI)技術的硬件基礎和產業落地的必然載體，建立一套針對AI算法的芯片驗證架構用來縮短芯片的研發周期就變得越來越重要。

目前芯片驗證的主流框架是通用驗證方法學(Universal?VerificationMethodology，UVM)，UVM是一種通用的驗證方法學，提供一種設計模式的規范化，并為構建平臺提供基礎庫。用戶可以根據需求直接擴充功能得到自己的驗證組件，搭建完整的驗證平臺。但是規范化的同時，也帶來了入門的門檻，用戶需要熟悉UVM的架構，然后根據需求構建自己的UVM測試平臺。《基于UVM和FPGA的芯片軟硬件仿真環境》，CN107463473A，針對UVM驗證的場景受限，速度慢問題提出了一種基于UVM和FPGA(Field?Programmable?GateArray，現場可編程邏輯門陣列)的芯片軟硬件仿真環境，通過IP標準模型與FPGA驗證平臺連接，驅動FPGA進行仿真驗證，將驗證結果作為現場環境配置發送給UVM，UVM驗證平臺與IP標準模型連接，調用IP標準模型中的算法對FPGA結果進行仿真驗證，可以獲得更多的驗證場景。這種方法的驗證環境的搭建過程比較復雜。

基于C/C++/system?Verilog是目前較通用的芯片驗證語言，這些語言的特點是每次對驗證代碼的修改，都需要重新編譯，當面對大規模的測試數據集時候，頻繁編譯的操作無疑降低了驗證效率。針對這個問題，《一種片上系統芯片驗證的方法和裝置》，CN101515301A，提出一種將芯片驗證所需的配置和模塊約束條件單獨生成一個配置文件的方法來產生隨機測試向量，再根據定義好的指令解釋模塊譯碼配置文件的信息，傳入芯片進行芯片驗證。這種方法雖然將配置和激勵文件單獨生成減少了重復編譯的操作，但是引入了指令解釋模塊，并且對驗證調試的快速定位問題并沒有改善。

《一種基于可執行文件的芯片驗證方法和裝置》，CN106708687A，提出一種基于可執行文件的芯片驗證方法和裝置，通過生成一個包含配置信息和數據包的可執行文件，該文件獨立于驗證環境之外，可以降低仿真的內存占用，提高算法源碼的保密性。但是這里可執行文件是基于C實現的，大量測試用例測試會進行頻繁的編譯操作，另外在提高源碼的保密性的同時也將驗證過程拆分成了兩步操作，降低了驗證的靈活性。

發明內容

針對現有技術中的問題，本發明的目的在于提供一種芯片仿真驗證方法、系統、設備及存儲介質，應用于神經網絡模型推理芯片的仿真和驗證，實現不同神經網絡模型和算子的快速功能驗證。

本發明實施例提供一種芯片仿真驗證方法，包括如下步驟：

獲取芯片驗證配置文件，所述芯片驗證配置文件包括算子參數和測試參數，所述算子參數包括各個算子的配置參數，所述測試參數包括運行模式，所述運行模式包括單個算子測試和/或芯片模型整體測試；

根據所述芯片驗證配置文件生成隨機激勵數據；