[發明專利]半導體器件及其制備方法

在審

• 申請號: 202110313022.3
• 申請日: 2021-03-24
• 公開（公告）號: CN113193046A
• 公開（公告）日: 2021-07-30
• 發明（設計）人: 朱一鳴;韓國慶
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供了一種半導體器件及其制備方法，包括：基底；若干柵極溝槽，形成于所述基底中；柵極結構，位于每個所述柵極溝槽中，包括屏蔽柵多晶硅層、柵極多晶硅層、第一氧化層、第二氧化層第三氧化層，所述第一氧化層覆蓋所述柵極溝槽的內壁，所述屏蔽柵多晶硅層位于所述第一氧化層上并填充所述柵極溝槽，所述柵極溝槽的側壁與所述屏蔽柵多晶硅層之間形成第一開口，所述第二氧化層覆蓋所述基底的表面及所述第一開口的內壁，所述第三氧化層覆蓋所述第一開口內的第二氧化層，所述柵極多晶硅層位于所述第三氧化層上并填充所述第一開口的部分深度；本發明改善了半導體器件中信號串擾的現象。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及其制備方法。

背景技術

屏蔽柵柵極溝槽型MOSFET管是一種典型的柵極溝槽型MOSFET管，具有傳統柵極溝槽型MOSFET管低導通損耗的優點，因此屏蔽柵柵極溝槽型MOSFET管應用廣泛。在屏蔽柵柵極溝槽型MOSFET管制造過程中，在柵極溝槽中形成第一氧化層后，第一氧化層覆蓋柵極溝槽的內壁，再在柵極溝槽中形成屏蔽柵多晶硅層，屏蔽柵多晶硅層填充于柵極溝槽中，屏蔽柵多晶硅層的頂部高于柵極溝槽的頂部，需要對第一氧化層進行回刻以形成開口，后續工藝在開口中形成柵多晶硅層以形成柵極。

在現有技術中，對第一氧化層進行回刻一般采用的是濕法刻蝕工藝，由于屏蔽柵多晶硅層的頂部與柵極溝槽的頂部具有高度差，高度差會導致在濕法刻蝕后，第一氧化層的頂部不齊。圖1為半導體器件的局部電鏡圖，參考圖1，在第一氧化層的頂部與屏蔽柵多晶硅層形成尖角A，該尖角會導致后續形成的第二氧化層，位于尖角處的第二氧化層較薄，尖角處較薄的第二氧化層會導致屏蔽柵多晶硅層與后續工藝形成的柵多晶硅層的電位不易區分，導致信號串擾問題。

發明內容

本發明的目的在于提供一種半導體器件及其制備方法，以改善半導體器件中信號串擾的現象。

為了達到上述目的，本發明提供了一種半導體器件，包括：

基底；

若干柵極溝槽，形成于所述基底中；

柵極結構，位于每個所述柵極溝槽中，包括屏蔽柵多晶硅層、柵極多晶硅層、第一氧化層、第二氧化層第三氧化層，所述第一氧化層覆蓋所述柵極溝槽的內壁，所述屏蔽柵多晶硅層位于所述第一氧化層上并填充所述柵極溝槽，所述屏蔽柵多晶硅層的頂部高于所述柵極溝槽的頂部，所述第一氧化層的頂部低于所述柵極溝槽的頂部，以使所述柵極溝槽的側壁與所述屏蔽柵多晶硅層之間形成第一開口，所述第二氧化層覆蓋所述基底的表面及所述第一開口的內壁，所述第三氧化層覆蓋所述第一開口內的第二氧化層，所述柵極多晶硅層位于所述第三氧化層上并填充所述第一開口的部分深度。

可選的，所述第三氧化層對應所述第一開口底部的部分的厚度大于對應所述第一開口側壁的部分的厚度。

可選的，所述第三氧化層對應所述第一開口底部的厚度為

可選的，所述基底包括襯底及位于所述襯底上的外延層，所述柵極溝槽位于所述外延層中，所述柵極溝槽兩側的外延層中形成有源區和阱區，所述源區位于所述阱區內，所述襯底的背面形成有漏區。

可選的，所述第二氧化層上還形成有第四氧化層，所述第四氧化層中具有第二開口、第三開口及第四開口，所述第二開口顯露出所述柵極多晶硅層的至少部分頂面，所述第三開口顯露出所述屏蔽柵多晶硅層的至少部分頂面，所述第四開口延伸至所述阱區中；

以及，所述第四氧化層上形成有正面金屬層，所述正面金屬層覆蓋所述第三氧化層并填充所述第二開口、所述第三開口及所述第四開口，以與所述柵極多晶硅層、所述屏蔽柵多晶硅層、所述源區及所述阱區電性連接；

在所述漏區的背面形成有背面金屬層，所述背面金屬層與所述漏區電性連接。

可選的，若干所述柵極溝槽的深度及寬度均相同且沿同一方向延伸。