[發(fā)明專利]一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)

在審

• 申請?zhí)枺?/td>: 202110306065.9
• 申請日: 2021-03-23
• 公開（公告）號: CN112953520A
• 公開（公告）日: 2021-06-11
• 發(fā)明（設(shè)計）人: 王祖航;周波;李堯;金燁然;劉宇杰
• 申請（專利權(quán)）人: 北京理工大學(xué)
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/099
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：分頻器、鑒頻器、逐次逼近邏輯；

所述一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)各模塊的連接方式為：

分頻器與鑒頻器相連，鑒頻器與逐次逼近邏輯相連。整體電路模塊輸入有：參考頻率信號F_REF、復(fù)位NRST、校正復(fù)位CALRST、頻率源分頻后信號F_DIV，整體電路模塊輸出有：使能輸出TRIG、核控制字輸出CORE(1:0)、頻帶控制字輸出BAND(6:0)；

所述一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其整體電路模塊的工作模式分為四種，包括頻帶向上切換、頻帶向下切換、頻帶向上溢出和頻帶向下溢出；

具體包括如下步驟：

步驟一：供電與信號連接，具體包括如下子步驟：

步驟1.1電源設(shè)置為直流1.8V；

步驟1.2將參考頻率信號F_REF與參考頻率源相連，并且設(shè)置參考頻率信號為130MHz、占空比為50％的方波；

步驟1.3設(shè)置頻率源分頻比N，將頻率源信號F_VCO進行分頻，得到頻率源分頻后信號F_DIV；

步驟1.4將輸出控制字CORE(1:0)、BAND(6:0)與需要進行頻帶選擇的頻率源輸入控制字相連；

步驟1.5將復(fù)位NRST、校正復(fù)位CALRST設(shè)置為低電平(0V)；

步驟二：電路自動進行頻帶選擇，具體包括如下子步驟：

步驟2.1將復(fù)位NRST、校正復(fù)位CALRST設(shè)置為高電平(1.8V)，電路開始工作，此時輸出控制字CORE(1:0)、BAND(6:0)分別為默認的2(二進制值為01)與64(二進制值為1000000)；

步驟2.2頻帶選擇電路中的鑒頻器與逐次逼近邏輯根據(jù)參考頻率判斷輸出控制字CORE(1:0)、BAND(6:0)上升或者下降，且逐漸逼近穩(wěn)定，當(dāng)輸出控制字CORE(1:0)、BAND(6:0)穩(wěn)定后，若輸出使能TRIG由低電平變?yōu)楦唠娖剑藭r電路完成校正，參考時鐘頻率位于該時刻輸出控制字確定的頻率源頻帶范圍內(nèi)，頻帶選擇完成。此時，參考頻率信號F_REF與頻率源分頻后信號F_DIV二者頻率之差小于頻率源的最小頻帶范圍BW。

2.根據(jù)權(quán)利要求1所述的一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：分頻器采用8個D觸發(fā)器級聯(lián)而成，每個D觸發(fā)器的輸出QN與輸入D相連，輸出Q與下級D觸發(fā)器的輸入CLK相連，可將輸入信號F_IN進行256倍分頻。

3.根據(jù)權(quán)利要求1所述的一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：鑒頻器采用計數(shù)器結(jié)構(gòu)，在時鐘CLK上升沿到來時通過對校正時鐘F_CAL完整周期的個數(shù)進行計數(shù)，來控制接下來的逐次逼近邏輯是否工作，并且為逐次逼近邏輯提供參考計數(shù)值。

4.根據(jù)權(quán)利要求1所述的一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：逐次逼近邏輯采用硬件描述語言實現(xiàn)，采用了誤差修正和奇偶校正技術(shù)，奇數(shù)周期進行鑒頻器計數(shù)，偶數(shù)周期逐次逼近邏輯處理鑒頻器計數(shù)結(jié)果進行頻帶切換，可以快速進行核判斷、核切換和頻帶切換。

5.根據(jù)權(quán)利要求1所述的一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：可輸出核心控制比特位2位，頻帶控制比特位7位，即支持最高4個頻率源核心之間快速切換，并且每個頻率源核心支持最高128個頻帶，頻帶選擇精度極高。

6.根據(jù)權(quán)利要求1所述的一種基于逐次逼近邏輯的鎖相環(huán)全數(shù)字頻帶切換技術(shù)，其特征在于：全部電路模塊均采用CMOS數(shù)字邏輯來實現(xiàn)，功耗極低，實現(xiàn)簡單，工作頻率最高可達130MHz，并且可通過對射頻分頻器與多模分頻器的復(fù)用，應(yīng)用在不同的鎖相環(huán)系統(tǒng)中，實用性高。