[發(fā)明專(zhuān)利]GOA電路及顯示面板

在審

• 申請(qǐng)?zhí)枺?/td>: 202110303871.0
• 申請(qǐng)日: 2021-03-22
• 公開(kāi)（公告）號(hào): CN113066432A
• 公開(kāi)（公告）日: 2021-07-02
• 發(fā)明（設(shè)計(jì)）人: 薛炎
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市華星光電半導(dǎo)體顯示技術(shù)有限公司
• 主分類(lèi)號(hào): G09G3/3208
• 分類(lèi)號(hào): G09G3/3208;G09G3/3258
• 代理公司: 深圳紫藤知識(shí)產(chǎn)權(quán)代理有限公司 44570
• 代理人: 遠(yuǎn)明

1.一種GOA電路，其特征在于，包括多個(gè)級(jí)聯(lián)的GOA單元，至少一個(gè)所述GOA單元包括：

第一邏輯尋址模塊，與第一節(jié)點(diǎn)、第一邏輯信號(hào)輸入端連接，所述第一邏輯尋址模塊根據(jù)所述第一邏輯信號(hào)輸入端的高電位信號(hào)在空白時(shí)間段將所述第一節(jié)點(diǎn)的電位拉高；

第二邏輯尋址模塊，與所述第一節(jié)點(diǎn)、第二邏輯信號(hào)輸入端連接，所述第二邏輯尋址模塊根據(jù)所述第二邏輯信號(hào)輸入端的高電位信號(hào)在所述空白時(shí)間段將所述第一節(jié)點(diǎn)的電位拉高；

上拉控制模塊，包括所述第一節(jié)點(diǎn)，所述上拉控制模塊與所述第一邏輯尋址模塊、所述第二邏輯尋址模塊連接，用于在顯示時(shí)間段將所述第一節(jié)點(diǎn)的電位拉高；

上拉模塊，與所述第一節(jié)點(diǎn)連接，用于將第n級(jí)的級(jí)傳信號(hào)端、第n級(jí)的第一輸出信號(hào)端和第n級(jí)的第二輸出信號(hào)端的電位拉高；

第一下拉模塊，與所述第一節(jié)點(diǎn)連接，用于在所述空白時(shí)間段結(jié)束時(shí)將所述第一節(jié)點(diǎn)的電位拉低；

第二下拉模塊，與所述第一節(jié)點(diǎn)連接，用于在所述顯示時(shí)間段將所述第一節(jié)點(diǎn)的電位拉低；

第三下拉模塊，與第二節(jié)點(diǎn)連接，用于在所述空白時(shí)間段將所述第二節(jié)點(diǎn)的電位拉低；

第一下拉維持模塊，與所述第一節(jié)點(diǎn)連接，用于維持所述第一節(jié)點(diǎn)的低電位；

第二下拉維持模塊，用于維持所述第n級(jí)的級(jí)傳信號(hào)端、所述第n級(jí)的第一輸出信號(hào)端和所述第n級(jí)的第二輸出信號(hào)端的低電位；

反相器，包括所述第二節(jié)點(diǎn)，用于將所述第二節(jié)點(diǎn)與所述第一節(jié)點(diǎn)的電位反相；

其中，所述第一邏輯信號(hào)輸入端和所述第二邏輯信號(hào)輸入端按照預(yù)設(shè)時(shí)間段交替輸入高電位信號(hào)。

2.如權(quán)利要求1所述的GOA電路，其特征在于，所述預(yù)設(shè)時(shí)間段等于1s。

3.如權(quán)利要求1所述的GOA電路，其特征在于，所述第一邏輯尋址模塊包括所述第一邏輯信號(hào)輸入端、第一邏輯晶體管、第二邏輯晶體管、第三邏輯晶體管、第四邏輯晶體管、第五邏輯晶體管和第一存儲(chǔ)電容，所述第一邏輯晶體管的柵極與所述第一邏輯信號(hào)輸入端連接，所述第一邏輯晶體管的第一電極與第n-1級(jí)的級(jí)傳信號(hào)端連接，所述第一邏輯晶體管的第二電極與所述第二邏輯晶體管的第一電極連接，所述第一邏輯晶體管的第二電極與所述第三邏輯晶體管的第二電極連接，所述第二邏輯晶體管的柵極與所述第一邏輯信號(hào)輸入端連接，所述第二邏輯晶體管的第二電極與所述第一存儲(chǔ)電容的第一極板連接，所述第三邏輯晶體管的第一電極與高電位信號(hào)輸入端連接，所述第三邏輯晶體管的柵極與所述第一存儲(chǔ)電容的第一極板連接，所述高電位信號(hào)輸入端與所述第一存儲(chǔ)電容的第二極板連接，所述第四邏輯晶體管的柵極與所述第一存儲(chǔ)電容的第一極板連接，所述第四邏輯晶體管的第一電極與所述高電位信號(hào)輸入端連接，所述第四邏輯晶體管的第二電極與所述第五邏輯晶體管的第一電極連接，所述第五邏輯晶體管的柵極與復(fù)位信號(hào)端連接，所述第五邏輯晶體管的第二電極與所述第一節(jié)點(diǎn)連接；

所述第二邏輯尋址模塊包括所述第二邏輯信號(hào)輸入端、第一尋址晶體管、第二尋址晶體管、第三尋址晶體管、第四尋址晶體管、第五尋址晶體管和第二存儲(chǔ)電容，所述第一尋址晶體管的柵極與所述第二邏輯信號(hào)輸入端連接，所述第一尋址晶體管的第一電極與所述第n-1級(jí)的級(jí)傳信號(hào)端連接，所述第一尋址晶體管的第二電極與所述第二尋址晶體管的第一電極連接，所述第一尋址晶體管的第二電極與所述第三尋址晶體管的第二電極連接，所述第二尋址晶體管的柵極與所述第二邏輯信號(hào)輸入端連接，所述第二尋址晶體管的第二電極與所述第二存儲(chǔ)電容的第一極板連接，所述第三尋址晶體管的第一電極與所述高電位信號(hào)輸入端連接，所述第三尋址晶體管的柵極與所述第二存儲(chǔ)電容的第一極板連接，所述高電位信號(hào)輸入端與所述第二存儲(chǔ)電容的第二極板連接，所述第四尋址晶體管的柵極與所述第二存儲(chǔ)電容的第一極板連接，所述第四尋址晶體管的第一電極與所述高電位信號(hào)輸入端連接，所述第四尋址晶體管的第二電極與所述第五尋址晶體管的第一電極連接，所述第五尋址晶體管的柵極與所述復(fù)位信號(hào)端連接，所述第五尋址晶體管的第二電極與所述第一節(jié)點(diǎn)連接。