[發明專利]半導體結構及其形成方法

在審

• 申請號: 202110303546.4
• 申請日: 2021-03-22
• 公開（公告）號: CN113517275A
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 朱熙甯;江國誠;王志豪;程冠倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種半導體結構包括：電源軌，在半導體結構的背面上；第一互連結構，在半導體結構的正面上；以及源極部件、漏極部件、第一半導體鰭和柵極結構，在電源軌與第一互連結構之間。第一半導體鰭連接源極部件與漏極部件。柵極結構布置在第一半導體鰭的前面和兩個側面上。該半導體結構還包括：隔離結構，布置在電源軌與漏極部件之間以及電源軌與第一半導體鰭之間；以及通孔，穿過隔離結構并將源極部件連接到電源軌。本申請的實施例還涉及形成半導體結構的方法。

技術領域

本申請的實施例涉及半導體結構及其形成方法。

背景技術

常規地，集成電路(IC)以堆疊方式構建，其具有處于最低層級的晶體管并且在晶體管的頂部上具有互連(通孔和導線)以提供到晶體管的連接性。電源軌(例如，用于電壓源和地層的金屬線)也位于晶體管上方，并且可能是互連的一部分。隨著集成電路的不斷縮小，電源軌也隨之縮小。這不可避免地導致整個電源軌的電壓降增加以及集成電路的功耗增加。因此，盡管半導體制造中的現有方法通常已足以滿足其預期目的，但是它們在所有方面都不是完全令人滿意的。

發明內容

本申請的一些實施例提供了一種半導體結構，包括：電源軌，在所述半導體結構的背面上；第一互連結構，在所述半導體結構的正面上；源極部件、漏極部件、第一半導體鰭和柵極結構，在所述電源軌與所述第一互連結構之間，其中，所述第一半導體鰭連接所述源極部件與所述漏極部件，并且所述柵極結構布置在所述第一半導體鰭的前面和兩個側面上；隔離結構，布置在所述電源軌與所述漏極部件之間以及所述電源軌與所述第一半導體鰭之間；以及通孔，穿過所述隔離結構并將所述源極部件連接到所述電源軌。

本申請的另一些實施例提供了一種形成半導體結構的方法，包括：提供結構，所述結構具有絕緣體、所述絕緣體上方的第一半導體層、所述第一半導體層上方的第二半導體層以及所述第二半導體層上方的第三半導體層，其中，所述第一半導體層和所述第三半導體層包括第一半導體材料，所述第二半導體層包括與所述第一半導體材料不同的第二半導體材料；對所述結構進行圖案化以形成鰭，所述鰭中的每一個自下而上包括：所述第一半導體層的一部分、所述第二半導體層的一部分、所述第三半導體層的一部分；形成與所述鰭中的第一鰭的溝道區接合的犧牲柵極結構以及所述犧牲柵極結構的相對側壁上的柵極間隔件；鄰近于所述柵極間隔件將源極溝槽和漏極溝槽蝕刻到所述第一鰭中，其中，所述源極溝槽和所述漏極溝槽不到達所述第二半導體層；形成蝕刻掩模，所述蝕刻掩模覆蓋所述漏極溝槽并暴露所述源極溝槽；穿過所述蝕刻掩模蝕刻所述第一鰭，從而使所述源極溝槽延伸穿過所述第二半導體層并進入所述第一半導體層；以及在所述源極溝槽中外延生長第四半導體層并部分地填充所述源極溝槽，其中，所述第四半導體層從所述第一半導體層延伸到所述第三半導體層，其中，所述第四半導體層包括所述第一半導體材料。

本申請的又一些實施例提供了一種形成半導體結構的方法，包括：提供結構，所述結構具有絕緣體、所述絕緣體上的多個鰭、與所述鰭中的第一鰭的溝道區接合的犧牲柵極結構以及所述犧牲柵極結構的相對側壁上的柵極間隔件，其中，所述第一鰭包括所述絕緣體上方的第一硅層、所述第一硅層上方的硅鍺層和所述硅鍺層上方的第二硅層；鄰近于所述柵極間隔件將源極溝槽和漏極溝槽蝕刻到所述第一鰭中，其中，所述漏極溝槽不暴露所述硅鍺層，并且其中，所述源極溝槽延伸穿過所述第二硅層和所述硅鍺層并進入所述第一硅層；在所述源極溝槽中外延生長第三硅層并部分地填充所述源極溝槽，其中，所述第三硅層從所述第一硅層延伸到所述第二硅層；以及在所述源極溝槽中從所述第二硅層和所述第三硅層外延生長源極部件，并在漏極溝槽中從所述第二硅層外延生長漏極部件。

附圖說明

當與附圖一起閱讀時，根據以下詳細描述可以最好地理解本發明。要強調的是，根據行業的標準實踐，各種部件并未按照比例繪制，并且僅用于說明目的。實際上，為論述清楚，各種部件的尺寸可任意增加或減少。

圖1A、圖1B和圖1C示出根據本發明的各個方面的形成具有背面電源軌和背面自對準通孔的半導體器件的方法的流程圖。