[發(fā)明專利]一種功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法

有效

• 申請?zhí)枺?/td>: 202110301447.2
• 申請日: 2021-03-22
• 公開（公告）號: CN113065307B
• 公開（公告）日: 2022-05-17
• 發(fā)明（設(shè)計）人: 周宇;陳宇;李成敏;羅皓澤;李武華;何湘寧
• 申請（專利權(quán)）人: 浙江大學(xué)
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06N3/12;G06F111/06
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 鄭海峰

1.一種基于遺傳算法的功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法，其特征在于，包括以下步驟：

S1、將功率半導(dǎo)體模塊襯底設(shè)計所需的并聯(lián)芯片數(shù)量、芯片尺寸、最小芯片間距、最小布線寬度參數(shù)作為設(shè)計輸入；

S2、讀取襯底范式庫，獲取范式數(shù)量；

S3、產(chǎn)生初始種群：將范式編號、回路數(shù)量、芯片間距和布線寬度作為優(yōu)化變量組成遺傳序列，分別以S2中的范式數(shù)量、S1中的并聯(lián)芯片數(shù)量、最小芯片間距和最小布線寬度作為上述變量的限值，隨機產(chǎn)生M組序列作為初始種群；

S4、布圖生成：針對種群中的每一組序列，首先根據(jù)范式編號從范式庫選取基本布圖，然后根據(jù)芯片數(shù)量和設(shè)計規(guī)則確定基本布圖尺寸，再根據(jù)并聯(lián)方式和回路數(shù)量將基本布圖平移或鏡像，生成個體的襯底布圖；

S5、適應(yīng)度評估：計算布圖面積和換流電感；

S6、遺傳計算：以布圖面積和換流電感最小為目標，通過非占優(yōu)排序篩選父代，再通過交叉和變異產(chǎn)生子代種群；

S7、迭代輸出：跳轉(zhuǎn)至S4進行迭代，直到達到最大迭代次數(shù)K，獲取帕累托前沿解集作為結(jié)果輸出。

2.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法，其特征在于：所述步驟S2中的襯底范式庫具有以下特征：襯底范式由第一金屬層、第二金屬層、第三金屬層、第一芯片組、第二芯片組、正極、負極、交流輸出端口組成，其中，第一芯片組和正極端口布置于第一金屬層上；第二芯片組布置于第二金屬層上；負極端口布置于第三金屬層上；正極端口位于負極端口的第一方向，交流端口位于正極端口和負極端口的第二方向，第一方向和第二方向垂直；所述范式庫至少包含以下范式：

范式1：第一芯片組位于第二芯片組的第一方向，屬于第一芯片組的芯片和屬于第二芯片組的芯片均沿第二方向布置；在第一芯片組的第一方向還布置有第四金屬層，交流輸出端口布置于第四金屬層上；

范式2：第一芯片組位于第二芯片組的第一方向，屬于第一芯片組的芯片和屬于第二芯片組的芯片均沿第一方向布置；交流輸出端口布置于第二金屬層上，交流輸出端口位于第一芯片組的第一方向；

范式3：第一芯片組位于第二芯片組的第二方向，屬于第一芯片組的芯片和屬于第二芯片組的芯片均沿第二方向布置；交流輸出端口布置于第二金屬層上，交流輸出端口位于第一芯片組的第一方向；

范式4：第一芯片組位于第二芯片組的第二方向，屬于第一芯片組的芯片和屬于第二芯片組的芯片均沿第一方向布置；交流輸出端口布置于第二金屬層上，交流輸出端口位于第一芯片組的第一方向。

3.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法，其特征在于：所述步驟S3中的遺傳序列由多位二進制編碼構(gòu)成，其中有兩位編碼表示范式編號，另有兩位編碼表示回路數(shù)量，另有一位編碼表示并聯(lián)方式，另有六位編碼表示芯片間距，另有六位編碼表示布線寬度。

4.根據(jù)權(quán)利要求1所述的功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法，其特征在于：所述步驟S4中布圖生成的具體步驟為：

S41、根據(jù)序列輸入的范式編號從范式庫中選取基本布圖；

S42、根據(jù)序列輸入的并聯(lián)芯片數(shù)量P_total和回路數(shù)量N_loop計算基本布圖中的并聯(lián)芯片數(shù)量P_loop＝P_total/N_loop；

S43、按序列輸入的芯片間距沿基本布圖規(guī)定的芯片組布置方向分別布置第一芯片組的芯片和第二芯片組的芯片；

S44、按照序列輸入的布線寬度和設(shè)計規(guī)則確定金屬層和鍵合線尺寸；

S45、按照序列輸入的并聯(lián)方式和回路數(shù)量N_loop對基本布圖進行并聯(lián)拓展，所述并聯(lián)拓展分為平移和鏡像兩種情況；

最后將拓展后的布圖作為結(jié)果輸出。

5.根據(jù)權(quán)利要求4所述的功率半導(dǎo)體模塊襯底優(yōu)化設(shè)計方法，其特征在于，所述的步驟S44具體為：芯片和端口周圍的金屬層尺寸由允許的貼邊間距確定；鍵合線區(qū)域的金屬層尺寸由鍵合區(qū)寬度確定；相鄰金屬層的間距由最小絕緣距離決定；鍵合線弧高由鍵合工藝決定；其余區(qū)域的金屬層寬度由輸入的布線寬度決定。