[發明專利]半導體存儲器及其形成方法

有效

• 申請號: 202110294504.9
• 申請日: 2021-03-19
• 公開（公告）號: CN112951769B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 于業笑;劉忠明;方嘉;陳龍陽;武宏發
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;陳麗麗

本發明涉及一種半導體存儲器及其形成方法。所述半導體存儲器的形成方法包括如下步驟：提供襯底，所述襯底包括存儲區域以及位于所述存儲區域外部的外圍區域，所述存儲區域具有多個位線接觸部和多個電容接觸部、所述外圍區域具有外圍柵極接觸部和外圍電路接觸部；形成多條位線、并同時形成外圍柵極；形成位線隔離層、并同時形成外圍柵極隔離層；形成與所述電容接觸部接觸的第一電容導電層、并同時形成與所述外圍電路接觸部接觸的第一外圍導電層；于所述位線隔離層內形成第一空氣隙、并同時于所述外圍柵極隔離層內形成第二空氣隙。本發明簡化了半導體存儲器的制造步驟，并極大的降低了位線和外圍柵極的寄生電容。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種半導體存儲器及其形成方法。

背景技術

動態隨機存儲器(Dynamic?Random?Access?Memory，DRAM)是計算機等電子設備中常用的半導體結構，其由多個存儲單元構成，每個存儲單元通常包括晶體管和電容器。所述晶體管的柵極與字線電連接、源極與位線電連接、漏極與電容器電連接，字線上的字線電壓能夠控制晶體管的開啟與關閉，從而通過位線能夠讀取存儲在電容器中的數據信息，或者將數據信息寫入到電容器中。

動態隨機存儲器的發展追求高速度、高集成密度、低功耗等。隨著半導體器件結構尺寸的微縮，尤其是在關鍵尺寸小于20nm的DRAM制造過程中，位線的材質、形貌、尺寸以及電性能等各方面有了更高的要求，例如更寬的帶寬以保證絕緣性能良好、更低的介電常數以確保寄生電容小、耦合效應小，基于上述目的，各種各樣的低介電常數材質被廣泛的應用于半導體制造中。為了形成性能較佳的位線，當前是將存儲區域的位線與外圍區域的外圍結構器件分開制造，所述外圍結構包括外圍柵極(peripheral?gate)、外圍電路peripheralcircuit)等，各自的制造步驟相當繁瑣，制造成本較高，且制成之后的位線與邏輯門器件的性能也有待提高。

因此，如何簡化半導體存儲器的制造步驟，從而降低半導體存儲器的制造成本，改善半導體存儲器的性能，是當前亟待解決的技術問題。

發明內容

本發明提供一種半導體存儲器及其形成方法，用于解決現有的半導體存儲器制造步驟復雜、制造成本較高的問題，并改善半導體存儲器的性能。

為了解決上述問題，本發明提供了一種半導體存儲器的形成方法，包括如下步驟：

提供襯底，所述襯底包括存儲區域以及位于所述存儲區域外部的外圍區域，所述襯底內部具有位于所述存儲區域的多個位線接觸部和多個電容接觸部、以及位于所述外圍區域的外圍柵極接觸部和外圍電路接觸部；

于所述存儲區域上方形成與多個所述位線接觸部分別接觸的多條位線、并同時于所述外圍區域上方形成與所述外圍柵極接觸部接觸的外圍柵極；

形成至少覆蓋于所述位線側壁的位線隔離層、并同時形成至少覆蓋于所述外圍柵極側壁的外圍柵極隔離層；

于所述存儲區域上方形成與所述電容接觸部接觸的第一電容導電層、并同時于所述外圍區域上方形成與所述外圍電路接觸部接觸的第一外圍導電層，所述第一電容導電層填充滿相鄰所述位線之間的間隙，所述第一外圍導電層覆蓋所述外圍柵極隔離層的側壁；

于所述位線隔離層內形成第一空氣隙、并同時于所述外圍柵極隔離層內形成第二空氣隙。

可選的，于所述存儲區域上方形成與多個所述位線接觸部分別接觸的多條位線、并同時于所述外圍區域上方形成與所述外圍柵極接觸部接觸的外圍柵極的具體步驟包括：

形成位線材料層于所述襯底表面，所述位線材料層至少覆蓋所述存儲區域的所述位線接觸部和所述外圍區域的所述外圍柵極接觸部；

圖案化所述位線材料層，于所述存儲區域形成與所述位線接觸部接觸的位線、并同時于所述外圍區域形成與所述外圍柵極接觸部接觸的外圍柵極。