[發(fā)明專利]一種基于NVME協(xié)議控制SATA盤的存儲系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110291684.5
• 申請日: 2021-03-18
• 公開（公告）號: CN113031862A
• 公開（公告）日: 2021-06-25
• 發(fā)明（設(shè)計）人: 羅紹川;周濤;曾寶;何會全;白澤梅
• 申請（專利權(quán)）人: 中國電子科技集團公司第五十二研究所
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 杭州君度專利代理事務(wù)所(特殊普通合伙) 33240
• 代理人: 楊天嬌

本發(fā)明公開了一種基于NVME協(xié)議控制SATA盤的存儲系統(tǒng)，包括處理器和FPGA模塊，處理器與FPGA模塊通過PCIE總線連接，處理器掛載有第一內(nèi)存，F(xiàn)PGA模塊掛載有第二內(nèi)存和SATA存儲陣列，SATA存儲陣列包括多個SATA盤。處理器向FPGA模塊發(fā)送讀寫指令，并控制FPGA模塊向SATA存儲陣列讀寫數(shù)據(jù)。該存儲系統(tǒng)結(jié)合NVME協(xié)議的高性能和SATA協(xié)議的易擴展性，解決目前處理器支持SATA接口不足的問題，并實現(xiàn)存儲系統(tǒng)持續(xù)高帶寬讀寫，可靈活修改SATA盤數(shù)量和安全等級，功耗低、成本低、高低溫工作環(huán)境穩(wěn)定性好，兼容性好。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)據(jù)存儲技術(shù)領(lǐng)域，具體涉及一種基于NVME協(xié)議控制SATA盤的存儲系統(tǒng)。

背景技術(shù)

隨著閃存技術(shù)、現(xiàn)場可編程邏輯陣列技術(shù)以及SoC技術(shù)的快速發(fā)展，逐漸構(gòu)建出計算機嵌入式領(lǐng)域的存儲體系。其中，由控制單元和閃存組成的固態(tài)盤成為存儲系統(tǒng)的核心部件之一。目前，SATA固態(tài)盤遵循SATA協(xié)議，最高理論帶寬是600MB/s，在軟件應(yīng)用層使用AHCI協(xié)議。在搭建高性能存儲系統(tǒng)時，需采用多塊SATA盤，同時需求多個SATA接口。隨著NVMe規(guī)范提出及發(fā)展，相比AHCI協(xié)議，NVMe規(guī)范充分利用PCIE通道的低延時、高性能和并行性，極大的提升固態(tài)硬盤的讀寫性能。

目前，現(xiàn)有技術(shù)中的存儲系統(tǒng)采用如下技術(shù)方案：1)基于嵌入式處理器和SATA盤的存儲系統(tǒng)，僅支持少量SATA接口，且SATA接口一般作為系統(tǒng)盤使用，嵌入式處理器受限于SATA接口數(shù)量和協(xié)議類型，延時較大，速率低；2)基于嵌入式處理器、PCIE轉(zhuǎn)SATA橋和SATA盤的存儲系統(tǒng)，安全性和靈活性相對較差；3)基于嵌入式處理器、PCIE交換和NVMe盤的存儲系統(tǒng)，目前市場上的NVMe盤，在較高溫時掉速，低溫時易損壞。以上技術(shù)方案難以適用于安全保密領(lǐng)域?qū)Υ鎯ο到y(tǒng)的高標(biāo)準(zhǔn)、高定制化和可擴展性需求。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對上述問題，提出一種基于NVME協(xié)議控制SATA盤的存儲系統(tǒng)，結(jié)合NVME協(xié)議的高性能和SATA協(xié)議的易擴展性，解決目前處理器支持SATA接口不足問題，并實現(xiàn)存儲系統(tǒng)持續(xù)高帶寬讀寫，且可靈活修改SATA盤數(shù)量，功耗低、成本低、高低溫工作環(huán)境穩(wěn)定性好，兼容性好。

為實現(xiàn)上述目的，本發(fā)明所采取的技術(shù)方案為：

本發(fā)明提出的一種基于NVME協(xié)議控制SATA盤的存儲系統(tǒng)，包括處理器和FPGA模塊，處理器與FPGA模塊通過PCIE總線連接，處理器掛載有第一內(nèi)存，F(xiàn)PGA模塊掛載有第二內(nèi)存和SATA存儲陣列，SATA存儲陣列包括多個SATA盤，其中：

處理器，用于向FPGA模塊發(fā)送讀寫指令及對SATA存儲陣列中的數(shù)據(jù)進行管理，讀寫指令為NVME協(xié)議指令，當(dāng)為寫指令時，處理器通過第一外部接口接收第一數(shù)據(jù)，并將寫指令和第一數(shù)據(jù)下發(fā)至第一內(nèi)存，F(xiàn)PGA模塊通過第二外部接口接收第二數(shù)據(jù)，并將第二數(shù)據(jù)下發(fā)至第二內(nèi)存；當(dāng)為讀指令時，處理器將讀指令和SATA存儲陣列中的數(shù)據(jù)下發(fā)至第一內(nèi)存，并通過第一外部接口對外發(fā)送第一內(nèi)存中的數(shù)據(jù)，F(xiàn)PGA模塊將SATA存儲陣列中的數(shù)據(jù)下發(fā)至第二內(nèi)存，并通過第二外部接口對外發(fā)送第二內(nèi)存中的數(shù)據(jù)；

FPGA模塊，用于獲取第一內(nèi)存中的讀寫指令并解析讀寫指令為SATA協(xié)議指令，根據(jù)SATA協(xié)議指令控制SATA存儲陣列與第一內(nèi)存或第二內(nèi)存之間的數(shù)據(jù)交互；

第一內(nèi)存，用于緩存第一數(shù)據(jù)或從SATA存儲陣列中讀出的數(shù)據(jù)；

第二內(nèi)存，用于緩存第二數(shù)據(jù)或從SATA存儲陣列中讀出的數(shù)據(jù)；

SATA存儲陣列，用于存儲第一數(shù)據(jù)和第二數(shù)據(jù)。

優(yōu)選地，處理器為嵌入式處理器。

優(yōu)選地，F(xiàn)PGA模塊包含用于實現(xiàn)NVME協(xié)議轉(zhuǎn)SATA協(xié)議的協(xié)議轉(zhuǎn)換模塊和用于對多個SATA盤并行讀寫控制的RAID模塊，協(xié)議轉(zhuǎn)換模塊與RAID模塊連接，RAID模塊與各SATA盤連接。