[發明專利]一種基于FPGA用于光神經網絡的高速數據傳輸方法

有效

• 申請號: 202110286886.0
• 申請日: 2021-03-17
• 公開（公告）號: CN113033087B
• 公開（公告）日: 2022-06-07
• 發明（設計）人: 彭析竹;李俊燊;張曼鈺
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F30/27
• 分類號: G06F30/27;G06F30/343;G06N3/04;G06N3/08;H04Q11/00
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.一種基于FPGA用于光神經網絡的高速數據傳輸方法，其特征在于，包括以下步驟：

S1、對每次輸入的原始數據，在幀頭進行特征標記，使ADC采樣后根據特征標記進行有效數據判斷；具體方法為：

定義輸入的原始數據為寬度和高度都是28個像素點的數字圖片，即一張輸入圖片有784個有效像素點，在每一張輸入圖片的第1個像素點前插入4個像素點的幀頭特征數據作為ADC采樣后的有效輸出數據判別；

S2、對步驟S1獲得的數據進行末尾補0，使得相鄰輸入到DAC中的數據隔離；具體方法為：

定義DAC具有4個通道，每個通道的輸入數據位寬為256bit，進行末尾補0的方法為，在每1張圖片788個像素點之后補充27×4＝108個數值為0的像素點數據，即每1張圖片一共896個像素點數據作為輸入數據；

S3、對補0后獲得的數據進行位寬拓展，位寬拓展是以DAC和ADC的采樣率匹配光神經網絡的高速數據傳輸為目的；具體方法為：

對896個點的數據均進行位寬拓展，從8bit拓展成16bit，其中原始的8bit數據放在16bit的高8bit位；

S4、將位寬拓展后的數據輸入DAC，經DAC轉換后進行光神經網絡卷積計算；具體方法為：

通過DMA傳輸，將896個16bit的數據從PS端DDR存儲器傳輸到FPAG可編程硬件邏輯端，當PS端讀取DMA控制模塊的BUSY信號為低電平時，表示最后1個數據已經傳輸到FPAG可編程硬件邏輯端緩存中，此時啟動DAC使能，開始將數據緩存發送給DAC進行數模轉換功能，啟動ADC使能信號，進行ADC采樣數據處理并啟動DMA從PS端到FPAG可編程硬件邏輯端的數據傳輸，當PS端讀取DMA控制模塊的DONE信號為高電平時，表示PS端DDR中已存放了ADC采樣的788個有效像素點數據，之后通過DAC進行數模轉換，經DAC轉換后進行光神經網絡卷積計算；

S5、ADC對光神經網絡卷積計算結果進行采樣，輸出ADC的轉換結果，并通過特征標記判斷是否為有效數據。