[發(fā)明專利]存儲(chǔ)單元及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110286295.3
• 申請(qǐng)日: 2021-03-17
• 公開（公告）號(hào): CN113066794B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計(jì)）人: 吳公一
• 申請(qǐng)（專利權(quán)）人: 長鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): H01L27/108
• 分類號(hào): H01L27/108;H01L21/8242
• 代理公司: 北京律智知識(shí)產(chǎn)權(quán)代理有限公司 11438
• 代理人: 孫寶海;袁禮君

本公開提供一種存儲(chǔ)單元及其制造方法，存儲(chǔ)單元包括：垂直晶體管，部分設(shè)置于基底中，所述垂直晶體管從下到上設(shè)置有源極、柵極、漏極，所述柵極連接字線，所述源極連接位線；存儲(chǔ)接觸結(jié)構(gòu)，包括：埋入部，位于第一槽中，所述第一槽的側(cè)面被隔離結(jié)構(gòu)包裹，所述埋入部的下表面連接所述垂直晶體管的漏極；凸出部，位于所述埋入部之上并與所述埋入部的上表面連接，所述凸出部為柱狀結(jié)構(gòu)；存儲(chǔ)電容，具有下極板、介質(zhì)層、上極板，所述下極板貼附所述凸出部的側(cè)表面，所述介質(zhì)層貼附所述下極板和所述凸出部的上表面，所述上極板貼附所述介質(zhì)層。本公開實(shí)施例可以提高存儲(chǔ)單元的結(jié)構(gòu)強(qiáng)度以及排布密度。

技術(shù)領(lǐng)域

本公開涉及集成電路制造技術(shù)領(lǐng)域，具體而言，涉及一種存儲(chǔ)單元及其制造方法。

背景技術(shù)

隨著集成電路制造工藝的發(fā)展，器件尺寸越來越小、排布密度越來越大，對(duì)制造工藝形成了巨大的挑戰(zhàn)。

在DRAM制造工藝中，垂直存儲(chǔ)單元(由垂直晶體管和垂直電容構(gòu)成)成為提高單位面積內(nèi)存儲(chǔ)單元數(shù)量的一種新技術(shù)。在垂直存儲(chǔ)單元中，晶體管的源極、柵極、漏極從下到上依次排布，存儲(chǔ)電容位于晶體管的漏極之上，電容下極板通過存儲(chǔ)接觸結(jié)構(gòu)(Stock NodeContact，SNC)與晶體管漏極連接。隨著晶體管尺寸降低、溝道尺寸下降，垂直晶體管的源極與電容下極板的連接面積越來越??；隨著排布密度的上升，垂直電容之間的距離越來越近，橫截面越來越小，為了保持容值不變、或者容值上升，垂直電容的高度越來越高，增高的電容、降低的連接面積，給垂直電容與源極的連接強(qiáng)度和垂直電容的穩(wěn)定性、工藝可靠性帶來極大的挑戰(zhàn)。

需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強(qiáng)對(duì)本公開的背景的理解，因此可以包括不構(gòu)成對(duì)本領(lǐng)域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

發(fā)明內(nèi)容

本公開的目的在于提供一種存儲(chǔ)單元及其制造方法，用于至少在一定程度上克服由于相關(guān)技術(shù)的限制和缺陷而導(dǎo)致的垂直電容在高密度排布情況下結(jié)構(gòu)穩(wěn)定性不足的問題。

根據(jù)本公開的第一方面，提供一種存儲(chǔ)單元，包括：垂直晶體管，部分設(shè)置于基底中，所述垂直晶體管從下到上設(shè)置有源極、柵極、漏極，所述柵極連接字線，所述源極連接位線；存儲(chǔ)接觸結(jié)構(gòu)，包括：埋入部，位于第一槽中，所述第一槽的側(cè)面被隔離結(jié)構(gòu)包裹，所述埋入部的下表面連接所述垂直晶體管的漏極；凸出部，位于所述埋入部之上并與所述埋入部的上表面連接，所述凸出部為柱狀結(jié)構(gòu)；存儲(chǔ)電容，具有下極板、介質(zhì)層、上極板，所述下極板貼附所述凸出部，所述介質(zhì)層貼附所述下極板，所述上極板貼附所述介質(zhì)層。

在本公開的一種示例性實(shí)施例中，所述埋入部的上表面大于下表面，所述凸出部的上表面、下表面均與所述埋入部的上表面相等。

在本公開的一種示例性實(shí)施例中，所述埋入部與所述凸出部均由摻雜半導(dǎo)體構(gòu)成，所述埋入部的摻雜粒子種類與所述凸出部的摻雜粒子種類不完全相同，所述埋入部的摻雜濃度與所述凸出部的摻雜濃度不完全相同。

在本公開的一種示例性實(shí)施例中，所述隔離結(jié)構(gòu)的一部分環(huán)繞所述垂直晶體管的漏極和所述存儲(chǔ)接觸結(jié)構(gòu)的所述埋入部，所述隔離結(jié)構(gòu)的另一部分設(shè)置在相鄰兩條所述字線之間。

在本公開的一種示例性實(shí)施例中，所述隔離結(jié)構(gòu)包括多個(gè)子結(jié)構(gòu)，所述多個(gè)子結(jié)構(gòu)的材料不完全相同。

在本公開的一種示例性實(shí)施例中，所述隔離結(jié)構(gòu)包括：第一子結(jié)構(gòu)，具有順次連接的上部、中部與下部，所述上部連接所述存儲(chǔ)電容的所述下極板和所述介質(zhì)層，且向下延伸至相鄰兩條所述字線之間，所述中部環(huán)繞所述第一槽的側(cè)表面，所述下部連接所述垂直晶體管的漏極以及所述字線；第二子結(jié)構(gòu)，連接所述第一子結(jié)構(gòu)的所述上部、所述中部、所述下部以及所述字線。

在本公開的一種示例性實(shí)施例中，所述第一子結(jié)構(gòu)的材料包括氮化硅，所述第二子結(jié)構(gòu)的材料包括二氧化硅。