[發明專利]半導體封裝載板及其制法與半導體封裝制程

在審

• 申請號: 202110285458.6
• 申請日: 2021-03-17
• 公開（公告）號: CN113496983A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 周保宏;余俊賢
• 申請（專利權）人: 恒勁科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H01L21/50;H01L21/56;H01L21/66
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種半導體封裝載板及其制法與半導體封裝制程，包括：絕緣層與嵌埋于該絕緣層中相互疊設的線路層與導電柱所形成的薄型化線路結構、以及形成于該絕緣層上的支撐結構，且該支撐結構設有外露出該導電柱的穿孔，以于后續進行封裝作業前，可先進行該封裝載板的電性檢測與篩選，以令后續封裝作業不會誤用到功能有瑕疵的封裝載板，故能避免耗損功能正常的電子元件。

技術領域

本發明有關一種半導體封裝基板，尤指一種薄化產品的半導體封裝載板及其制法與半導體封裝制程。

背景技術

隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。為了提高多層電路板的布線精密度，業界遂發展出一種增層技術(Build-up)，也就是在一核心板(Core board)的兩表面上分別以線路增層技術交互堆疊多層的介電層及線路層，并于該介電層中開設導電盲孔(Conductive via)以供上下層線路之間電性連接。

然而，由于該核心板的厚度約30至50微米(um)，致使封裝基板難以符合薄化需求，故為了滿足微型化(miniaturization)的需求，發展出無核心層(coreless)的封裝技術。

圖1A至圖1B為現有半導體封裝件的制法的剖面示意圖，如第TW201913906號專利公開案。

如圖1A所示，提供一封裝基板1，其具有線路層11及一支撐件12，該支撐件12具有多個外露部分該線路層11的開口120，且該支撐件12為絕緣板材、半導體板材或金屬板材。

于后續對該封裝基板1進行電性檢測時，將一檢測探針經由該開口120電性連接該線路層11。

如圖1B所示，待確認該封裝基板1的線路層11呈現正常狀態后，進行封裝制程，設置至少一半導體芯片10于該封裝基板1上，并使該半導體芯片10電性連接該線路層11，且以一包覆層13包覆該半導體芯片10。于封裝制程后，可采用化學蝕刻方式移除支撐件12。

應可理解地，當檢測該封裝基板1的線路層11呈現不正常的狀態時，則報廢該不良的封裝基板1，而不會對該不良的封裝基板1進行封裝制程。

然而，現有半導體封裝件的制法中，該支撐件12為絕緣板材、半導體板材或金屬板材，故其不易形成該開口120，且該開口120的對位誤差過大，致使于后續對該封裝基板1進行電性檢測時，該檢測探針容易插錯開口120而誤觸該線路層11，故于封裝作業前針對該封裝基板1進行電性檢測與篩選的作業容易發生錯誤，造成于封裝制程時(如圖1B所示)，容易將功能正常的半導體芯片10接置于功能有瑕疵的封裝基板1上，導致必須將原本功能正常的半導體芯片10與功能有瑕疵的封裝基板1一并報廢，因而大幅增加該半導體封裝件1的整體制作成本。

另外，第TW I531038號專利亦配置有一具有開口的支撐載板，但其仍有開口的對位誤差過大的問題。

因此，如何克服上述現有技術的問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺失，本發明提供一種半導體封裝載板及其制法與半導體封裝制程，能降低該電子封裝件的整體制作成本，且提高后續生產效率。

本發明第一方面提供一種半導體封裝載板，包括：線路結構，包含：多個線路層，各具有相對的第一電性面與第二電性面；多個導電柱，各具有相對的第一端面與第二端面，并以其第二端面立設于該線路層的第一電性面上；多個絕緣層，各具有相對的第一表面與第二表面，且用以包覆該線路層與該導電柱，以令其中一側的導電柱的第一端面外露于該絕緣層的第一表面，且令另一側的線路層的第二電性面外露于該絕緣層的第二表面；以及支撐結構，其設于該線路結構的其中一側的絕緣層的第一表面上，且該支撐結構形成有至少一穿孔以外露出該導電柱的第一端面，其中，該支撐結構為一感光型絕緣材，且該支撐結構為可移除拋棄式結構。