[發明專利]網口擴展的方法、裝置、電子設備及存儲介質

有效

• 申請號: 202110284883.3
• 申請日: 2021-03-17
• 公開（公告）號: CN113055313B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 匡曉云;黃開天;楊祎巍;習偉;于楊;姚浩;弓羽箭;閆佳偉;韓輝;徐貴洲;焦進星
• 申請（專利權）人: 南方電網科學研究院有限責任公司;南方電網數字電網研究院有限公司;北京翼輝信息技術有限公司
• 主分類號: H04L49/45
• 分類號: H04L49/45;H04L101/622
• 代理公司: 北京智乾知識產權代理事務所(普通合伙) 11552
• 代理人: 華冰

1.一種網口擴展的方法，其特征在于，包括：

獲取FPGA與多路網口的配置信息；

依據所述FPGA與多路網口的配置信息，獲取CPU的干兆網卡控制器與所述FPGA的連接信息；

依據所述CPU的干兆網卡控制器與所述FPGA的連接信息，獲取所述FPGA將所述多路網口的MAC地址匯總到所述CPU的干兆網卡控制器上信息；

依據所述FPGA將所述多路網口的MAC地址匯總到所述CPU的干兆網卡控制器上信息，控制所述CPU與指定網口進行數據接收或發送；

所述獲取FPGA與多路網口的配置信息，包括：

獲取FPGA與多路網口的連接信息；

依據所述FPGA與多路網口的連接信息，獲取在所述FPGA上電后，所述多路網口的初始化信息；

依據所述多路網口的初始化信息，獲取所述CPU通過SPI接口將MAC地址配置到FPGA信息；

依據所述CPU通過SPI接口將MAC地址配置到FPGA信息，獲取所述MAC地址配置到多路網口的信息。

2.根據權利要求1所述的網口擴展的方法，其特征在于，所述依據所述多路網口的初始化信息，獲取所述CPU通過SPI接口將MAC地址配置到FPGA信息，包括：

所述CPU通過一路所述SPI總線下發多路網口的MAC地址信息給FPGA；

所述CPU通過一路所述SPI總線獲取所述多路網口的狀態信息；

所述CPU配置為所述SPI總線的主機模式；

所述FPGA配置為所述SPI總線的從機模式。

3.根據權利要求1所述的網口擴展的方法，其特征在于，所述依據所述FPGA與多路網口的配置信息，獲取CPU的干兆網卡控制器與所述FPGA的連接信息，包括：

依據所述FPGA與多路網口的配置參數信息，獲取多路網口的MAC配置信息；

依據所述多路網口的MAC配置信息，獲取所述CPU的干兆網卡控制器與所述FPGA的物理連接信息；

依據所述CPU的干兆網卡控制器與所述FPGA的物理連接信息，獲取所述路網口與所述CPU的干兆網卡控制器的連接信息。

4.根據權利要求1所述的網口擴展的方法，其特征在于，所述依據所述CPU的干兆網卡控制器與所述FPGA的連接信息，獲取所述FPGA將所述多路網口的MAC地址匯總到所述CPU的干兆網卡控制器上信息，包括：

所述FPGA獲取所述多路網口的MAC配置信息；

所述FPGA將所述多路網口的MAC配置信息匯總至所述CPU的干兆網卡控制器上。

5.根據權利要求1所述的網口擴展的方法，其特征在于，所述依據所述FPGA將所述多路網口的MAC地址匯總到所述CPU的干兆網卡控制器上信息，控制所述CPU與指定網口進行數據接收或發送，包括：

所述FPGA獲取所述多路網口中的任意一個或多個網口發送的數據信息；

所述FPGA將接收到的數據信息發送至所述CPU的干兆網卡控制器上；

所述FPGA獲取所述CPU的干兆網卡控制器解析的數據信息，所述CPU的干兆網卡控制器解析的數據信息包括網口的MAC地址信息；

所述FPGA獲取所述CPU的干兆網卡控制器解析的網口的MAC地址信息。

6.根據權利要求1所述的網口擴展的方法，其特征在于，所述依據所述FPGA將所述多路網口的MAC地址匯總到所述CPU的干兆網卡控制器上信息，控制所述CPU與指定網口進行數據接收或發送，包括：

所述FPGA獲取所述CPU的干兆網卡控制器發送的數據信息；

所述FPGA解析所述CPU的干兆網卡控制器發送的數據信息，獲取數據信息發送的目標網口的MAC地址；

所述FPGA根據解析的目標網口的MAC地址將數據信息發送至對應的目標網口。