[發明專利]電平偏移電路及包括其的源極驅動器

在審

• 申請號: 202110284560.4
• 申請日: 2021-03-17
• 公開（公告）號: CN113496667A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 吳君錫;金孝重
• 申請（專利權）人: 硅工廠股份有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 北京英賽嘉華知識產權代理有限責任公司 11204
• 代理人: 王達佐;王艷春

1.源極驅動器，包括：

電平偏移電路，配置為通過偏移第一邏輯信號的電平來輸出第二邏輯信號和第三邏輯信號；以及

多路復用器，配置為響應于所述第二邏輯信號和所述第三邏輯信號將第一源信號或第二源信號傳送至第一焊盤或第二焊盤；

其中，所述電平偏移電路包括：

第一電平偏移器，配置為通過偏移所述第一邏輯信號的電平來輸出第一輸入信號和第二輸入信號；

第二電平偏移器，配置為通過偏移所述第一邏輯信號的電平來輸出第三輸入信號和第四輸入信號；以及

輸出電路，配置為響應于所述第二輸入信號和所述第四輸入信號輸出所述第二邏輯信號，以及響應于所述第一輸入信號和所述第三輸入信號輸出所述第三邏輯信號。

2.根據權利要求1所述的源極驅動器，其中，所述輸出電路通過使用在第一電壓范圍內操作的上拉元件和在第二電壓范圍內操作的下拉元件來輸出所述第二邏輯信號和所述第三邏輯信號，所述第二邏輯信號和第三邏輯信號各自具有包括所述第一電壓范圍和所述第二電壓范圍的第三電壓范圍，所述第一電壓范圍是所述第一源信號的擺動范圍，所述第二電壓范圍是所述第二源信號的擺動范圍。

3.根據權利要求2所述的源極驅動器，其中：

所述第一電平偏移器在所述第一電壓范圍內操作，

所述第二電平偏移器在所述第二電壓范圍內操作，以及

所述輸出電路在所述第三電壓范圍內操作。

4.根據權利要求1所述的源極驅動器，其中，所述輸出電路包括：

第一輸出電路，配置為通過基于所述第二輸入信號和所述第四輸入信號的邏輯電平的上拉操作或下拉操作來輸出所述第二邏輯信號；以及

第二輸出電路，配置為通過基于所述第一輸入信號和所述第三輸入信號的邏輯電平的上拉操作或下拉操作來輸出所述第三邏輯信號。

5.根據權利要求4所述的源極驅動器，其中，所述第一輸出電路包括：

第一上拉電路，配置為響應于所述第二輸入信號上拉驅動所述第二邏輯信號；

第一分壓電路，聯接在所述第一上拉電路和第一輸出級之間，所述第二邏輯信號從所述第一輸出級輸出；

第一下拉電路，配置為響應于所述第四輸入信號下拉驅動所述第二邏輯信號；以及

第二分壓電路，聯接在所述第一下拉電路和所述第一輸出級之間。

6.根據權利要求5所述的源極驅動器，其中：

所述第一上拉電路包括串聯聯接的第一PMOS元件和第二PMOS元件，以及

所述第一PMOS元件和所述第二PMOS元件具有聯接的源極端子和體端子，并且具有柵極端子，其中，所述第二輸入信號施加于所述柵極端子。

7.根據權利要求5所述的源極驅動器，其中：

所述第一下拉電路包括串聯聯接的第一NMOS元件和第二NMOS元件，以及

所述第一NMOS元件和所述第二NMOS元件具有聯接的源極端子和體端子，并且具有柵極端子，其中，所述第四輸入信號施加于所述柵極端子。

8.根據權利要求5所述的源極驅動器，其中：

所述第一分壓電路包括串聯聯接的第三PMOS元件和第四PMOS元件，以及

所述第三PMOS元件和所述第四PMOS元件中的每個具有聯接的源極端子和體端子，并且具有柵極端子，其中，接地電壓施加于所述柵極端子。

9.根據權利要求5所述的源極驅動器，其中：

所述第二分壓電路包括串聯聯接的第三NMOS元件和第四NMOS元件，以及

所述第三NMOS元件和所述第四NMOS元件中的每個具有聯接的源極端子和體端子，并且具有柵極端子，其中，接地電壓施加于所述柵極端子。