[發(fā)明專利]刷新電路及存儲器

有效

• 申請?zhí)枺?/td>: 202110277829.6
• 申請日: 2021-03-15
• 公開（公告）號: CN112786087B
• 公開（公告）日: 2022-04-26
• 發(fā)明（設計）人: 曹先雷
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C11/408
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種刷新電路，其特征在于，包括：

行錘地址生成模塊，用于接收行激活命令、預充電命令以及所述行激活命令對應的單行地址，輸出所述單行地址對應的行錘地址，每一所述單行地址與一字線對應，所述行激活命令用于開啟所述單行地址指向的字線，所述預充電命令用于關閉所述字線；若所述字線的單次開啟時間大于預設時間，輸出所述行錘地址；

信號選擇器，用于接收所述行錘地址和常規(guī)刷新地址，并至少輸出所述行錘地址，所述信號選擇器輸出的所述行錘地址和所述常規(guī)刷新地址作為刷新命令對應的刷新對象；

所述行錘地址生成模塊包括：計時單元，用于接收所述行激活命令和所述預充電命令，以獲取所述單次開啟時間，若所述單次開啟時間大于所述預設時間，則輸出超時信號；

行地址鎖存單元，用于接收所述單行地址并連接所述計時單元的輸出端，若接收到所述超時信號，則鎖存并輸出所述單行地址；

行錘地址生成單元，用于接收所述行地址鎖存單元輸出的所述單行地址，并輸出所述單行地址對應的所述行錘地址。

2.根據(jù)權利要求1所述的刷新電路，其特征在于，所述單行地址為m，m為正整數(shù)；所述行錘地址包括：第一單行地址，所述第一單行地址為m-1；第二單行地址，所述第二單行地址為m+1。

3.根據(jù)權利要求1所述的刷新電路，其特征在于，所述行地址鎖存單元用于順序輸出每一所述超時信號對應的單行地址，且在后輸出的單行地址代替在先輸出的單行地址，所述行錘地址生成單元用于順序輸出接收到的每一所述單行地址對應的行錘地址，且在后輸出的行錘地址替代在先輸出的行錘地址。

4.根據(jù)權利要求1所述的刷新電路，其特征在于，所述計時單元包括：

第一計數(shù)單元，用于接收所述行激活命令、所述預充電命令以及時鐘信號，并在接收到所述行激活命令之后、接收到所述預充電命令之前，對接收到的所述時鐘信號的周期個數(shù)進行計數(shù)，輸出第一計數(shù)值；

比較單元，用于接收第一計數(shù)值，若所述第一計數(shù)值大于預設計數(shù)值，輸出所述超時信號；其中，所述預設計數(shù)值等于所述預設時間除以所述時鐘信號的周期。

5.根據(jù)權利要求4所述的刷新電路，其特征在于，所述第一計數(shù)單元包括由多個D觸發(fā)器串聯(lián)組成的異步二進制加法計數(shù)器。

6.根據(jù)權利要求4所述的刷新電路，其特征在于，所述計時單元還包括：存儲子單元，用于寫入并存儲所述預設計數(shù)值，所述存儲子單元的輸出端與所述比較單元的輸入端連接，所述比較單元用于通過所述存儲子單元獲取所述預設計數(shù)值。

7.根據(jù)權利要求4或6所述的刷新電路，其特征在于，所述預設計數(shù)值可調。

8.根據(jù)權利要求1所述的刷新電路，其特征在于，所述信號選擇器還用于接收選擇信號，在接收到所述選擇信號之前，依次接收并輸出每一所述常規(guī)刷新地址，在接收到所述選擇信號之后，中止輸出所述常規(guī)刷新地址，依次接收并輸出每一所述行錘地址；

其中，所述選擇信號表征所述信號選擇器已接收到n-2個所述常規(guī)刷新地址，n為每一所述刷新命令對應的刷新行數(shù)，n2。

9.根據(jù)權利要求8所述的刷新電路，其特征在于，還包括：第二計數(shù)單元，用于對所述信號選擇器接收到的所述常規(guī)刷新地址的個數(shù)進行計數(shù)，獲取第二計數(shù)值，若所述第二計數(shù)值等于n-2，輸出所述選擇信號。

10.根據(jù)權利要求9所述的刷新電路，其特征在于，所述信號選擇器在輸出完所述常規(guī)刷新地址和所述行錘地址之后，重置所述第二計數(shù)值，中止輸出所述選擇信號。

11.根據(jù)權利要求9所述的刷新電路，其特征在于，所述第二計數(shù)單元還用于寫入并更新所述n-2的值，若所述第二計數(shù)值等于更新后的所述n-2，輸出所述選擇信號。