[發明專利]在FPGA上實現高效合約調用的方法及裝置

在審

• 申請號: 202110276037.7
• 申請日: 2019-09-25
• 公開（公告）號: CN113157635A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 潘國振;魏長征;閆鶯
• 申請（專利權）人: 支付寶（杭州）信息技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F21/53;G06F21/60;G06F21/62;G06F21/71
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 周嗣勇

1.一種在FPGA上實現高效合約調用的方法，包括：

FPGA結構向自身包含的FPGA芯片加載已部署的電路邏輯配置文件，以在所述FPGA芯片上分別形成片上處理器和片上緩存；其中，所述FPGA結構還包含與所述FPGA芯片相連的外部存儲；

所述FPGA結構確定所屬區塊鏈節點接收到的交易調用的智能合約；

所述FPGA結構從所述片上緩存讀取所述智能合約的代碼程序以供所述片上處理器運行，所述代碼程序由所述FPGA結構從所述外部存儲獲取并緩存至所述片上緩存。

2.根據權利要求1所述的方法，還包括：

所述FPGA結構確定所述片上處理器需要從所述代碼程序中讀取的操作指令；

所述FPGA結構在所述片上緩存中不存在所述操作指令的情況下，從所述外部存儲獲取所述操作指令并緩存至所述片上緩存，以進一步提供至所述片上處理器。

3.根據權利要求2所述的方法，所述FPGA結構從所述外部存儲獲取所述操作指令并緩存至所述片上緩存，包括：

所述FPGA結構從所述外部存儲獲取包含所述操作指令的代碼程序段，并緩存至所述片上緩存。

4.根據權利要求3所述的方法，所述FPGA結構從所述外部存儲獲取包含所述操作指令的代碼程序段，包括：

所述FPGA結構確定所述操作指令在所述外部存儲中的起始存儲地址；

所述FPGA結構從所述外部存儲獲取包含所述起始存儲地址的預設地址段，所述代碼程序段位于所述預設地址段。

5.根據權利要求4所述的方法，所述預設地址段包括所述起始存儲地址和位于所述起始存儲地址之后的地址。

6.根據權利要求4所述的方法，所述預設地址段的長度為所述片上緩存中的單個緩存塊的緩存長度。

7.根據權利要求3所述的方法，所述FPGA結構從所述外部存儲獲取所述操作指令并緩存至所述片上緩存，還包括：

所述FPGA結構在所述片上緩存內的所述代碼程序段的已讀取比例達到預設比例的情況下，從所述外部存儲預獲取所述代碼程序段之后的其他代碼程序段，并緩存至所述片上緩存。

8.根據權利要求1所述的方法，所述代碼程序被加密后存儲于所述外部存儲中；所述方法還包括：

所述FPGA結構通過所述FPGA芯片上的解密模塊對所述代碼程序進行解密，以將解密后的代碼程序緩存至所述片上緩存；

其中，所述解密模塊由所述FPGA芯片加載所述已部署的電路邏輯配置文件而形成。

9.根據權利要求1所述的方法，還包括：

所述FPGA結構通過所述FPGA芯片上的預處理模塊對所述代碼程序進行預處理，以將預處理后的代碼程序緩存至所述片上緩存；

其中，所述預處理模塊由所述FPGA芯片加載所述已部署的電路邏輯配置文件而形成。

10.根據權利要求9所述的方法，所述預處理包括以下至少之一：將代碼程序所含的各個字段解析并轉換為預設數據結構；調整所述代碼程序中的跳轉指令的偏移量。

11.根據權利要求1所述的方法，所述片上緩存中包含若干緩存塊；其中，包含智能合約中首條操作指令的緩存塊對應于相對更大的權重，以使其在所述片上緩存中的存留時長相對更長。

12.根據權利要求1所述的方法，所述電路邏輯配置文件通過離線燒錄的方式被加載至所述FPGA芯片。

13.根據權利要求12所述的方法，所述電路邏輯配置文件在被燒錄之前，經由用戶檢查和確認。

14.根據權利要求1所述的方法，所述電路邏輯配置文件被部署于FPGA結構包含的Flash芯片中。