[發明專利]一種陣列基板、其驅動方法及顯示裝置

在審

• 申請號: 202110274889.2
• 申請日: 2021-03-15
• 公開（公告）號: CN113035117A
• 公開（公告）日: 2021-06-25
• 發明（設計）人: 鄭皓亮;玄明花;劉冬妮;韓承佑;肖麗;陳亮;陳昊;趙蛟;齊琪
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 劉源

1.一種陣列基板，其特征在于，包括：

多個第一選擇電路，每個所述第一選擇電路包括至少兩個第一選擇晶體管和至少兩個第一防漏電晶體管，每個所述第一選擇晶體管對應串聯一個所述第一防漏電晶體管；

在串聯設置的所述第一選擇晶體管和所述第一防漏電晶體管中，所述第一選擇晶體管在所述第一控制信號端提供的第一開啟信號的控制下開啟時，所述第一防漏電晶體管在所述第二控制信號端提供的第二開啟信號的控制下，使得數據信號端與所述第一選擇晶體管之間形成通路；所述第一選擇晶體管在所述第一控制信號端提供的第一關閉信號的控制下關閉時，所述第一防漏電晶體管在所述第二控制信號端提供的第二關閉信號的控制下，使得所述第一選擇晶體管與所述數據信號端之間形成斷路，其中，所述第一關閉信號的電壓大于所述第二關閉信號的電壓。

2.如權利要求1所述的陣列基板，其特征在于，還包括陣列排布的多個子像素；

所述第一控制信號端包括第一子信號端和第二子信號端，所述第二控制信號端包括第三子信號端和第四子信號端；

所述數據信號端包括多個子數據信號端，每個所述子數據信號端與一個所述第一選擇電路對應耦接；

每個所述第一選擇電路包括：一個第一晶體管、一個第二晶體管、一個第三晶體管和一個第四晶體管；其中，

所述第一晶體管和所述第二晶體管為所述第一選擇晶體管，所述第三晶體管和所述第四晶體管為所述第一防漏電晶體管；

所述第一晶體管的柵極與所述第一子信號端耦接，所述第一晶體管的第一極與所述第三晶體管的第二極耦接，所述第一晶體管的第二極與一個奇數列的所述子像素耦接；

所述第三晶體管的柵極與所述第三子信號端耦接，所述第三晶體管的第一極與對應所述子數據信號端耦接；

所述第二晶體管的柵極與所述第二子信號端耦接，所述第二晶體管的第一極與所述第四晶體管的第二極耦接，所述第二晶體管的第二極與一個偶數列的所述子像素耦接；

所述第四晶體管的柵極與所述第四子信號端耦接，所述第四晶體管的第一極與對應所述子數據信號端耦接。

3.如權利要求2所述的陣列基板，其特征在于，所述第一選擇晶體管的溝道寬長比等于所述第一防漏電晶體管的溝道寬長比。

4.如權利要求3所述的陣列基板，其特征在于，所述第一選擇晶體管和所述第一防漏電晶體管為N型低溫多晶硅晶體管；

在所述第一選擇晶體管關閉時，所述第一關閉信號的電壓與所述數據信號端提供的數據信號的電壓差大于3V，所述第二關閉信號的電壓與所述數據信號的電壓差大于0V且小于或等于3V。

5.如權利要求1-4任一項所述的陣列基板，其特征在于，還包括：在所述陣列基板的顯示區內設置的多個第二選擇電路；

每個所述第二選擇電路包括至少兩個第二選擇晶體管和至少兩個第二防漏電晶體管，每個所述第二選擇晶體管對應串聯一個所述第二防漏電晶體管；

所述第二選擇晶體管在所述第三控制信號端提供的所述第一關閉信號的控制下關閉時，所述第二防漏電晶體管在所述第四控制信號端提供的所述第二關閉信號的控制下，使得所述第二選擇晶體管與所述測試信號端之間形成斷路。

6.如權利要求5所述的陣列基板，其特征在于，還包括：在所述顯示區呈陣列排布的多個像素；

每個所述像素包括三種顏色的子像素，同一列所述子像素的顏色相同，且三種顏色的所述子像素在行方向上周期排列；

所述測試信號端包括三個子測試信號端，每個所述子測試信號端與一個所述第二選擇電路對應耦接；

每個所述第二選擇電路包括n個所述第二選擇晶體管和n個所述第二防漏電晶體管，n為同一顏色的所述子像素的列數；其中，

所述第二選擇晶體管的柵極與所述第三控制信號端耦接，所述第二選擇晶體管的第一極與所述第二防漏電晶體管的第二極耦接，所述第二選擇晶體管的第二極與一列的所述子像素耦接，并且同一所述第二選擇電路耦接的各列所述子像素的顏色相同；

所述第二防漏電晶體管的柵極與所述第四控制信號端耦接，所述第二防漏電晶體管的第一極與對應所述子測試信號端耦接。