[發明專利]半導體結構的形成方法

在審

• 申請號: 202110274614.9
• 申請日: 2021-03-15
• 公開（公告）號: CN113451210A
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 莊正吉;黃麟淯;張家豪;林佑明;羅廷亞;鄧志霖;黃心巖;陳海清
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 韓旭;黃艷

本公開涉及一種半導體結構的形成方法。該方法包括提供結構，具有柵極堆疊；第一柵極間隔物；第二柵極間隔物位于第一柵極間隔物之一上，并具有上側部分于下側部分上；虛置間隔物；蝕刻停止層；以及虛置蓋。方法還包括移除虛置蓋，以形成第一空洞于柵極堆疊上與第一柵極間隔物之間；移除虛置間隔物，以形成第二空洞于下側部分上以及蝕刻停止層與上側部分之間；沉積可分解材料層至第一空洞與第二空洞中；沉積密封層于蝕刻停止層、第一柵極間隔物、第二柵極間隔物、與可分解材料層上；以及移除可分解材料層，以再形成至少部分的第一空洞與第二空洞。

技術領域

本發明實施例涉及半導體制作工藝與其結構。本發明實施例更特別涉及使場效晶體管中，柵極與源極/漏極接點之間以及柵極與相鄰導體(如高于柵極的金屬線路)之間的隔離增加與雜散電容下降的方法與結構。

背景技術

半導體集成電路產業已經歷指數成長。集成電路材料與設計的技術進展，使每一代的集成電路比前一代具有更小且更復雜的電路。在集成電路演進中，功能密度(比如單位芯片面積的內連線裝置數目)通常隨著幾何尺寸(比如采用的制作工藝所能產生的最小構件或線路)縮小而增加。尺寸縮小的工藝通常有利于增加產能并降低相關成本。尺寸縮小亦增加處理與制造集成電路的復雜度。因此需持續改善半導體制造工藝。改善的方式之一為減少場效晶體管的雜散電容。

通常需要減少晶體管中的雜散電容，比如柵極與源極/漏極接點之間的電容，使晶體管的切換速度增加、切換能耗減少、及/或耦合噪聲減少。這些低介電常數材料可作為晶體管中的絕緣材料以減少雜散電容。然而隨著半導體技術持續縮小尺寸，柵極與源極/漏極接點之間的距離將進一步縮小，并增加雜散電容。此外，柵極與靠近柵極的導體之間的隔離，在尺寸持續縮小時產生問題。雖然現有的晶體管形成方法通常適用于其預定目的，但無法完全符合所有方面的需求。

發明內容

本發明一例關于半導體結構的形成方法，包括提供結構，包括柵極堆疊；兩個第一柵極間隔物分別位于柵極堆疊的兩側側壁上；第二柵極間隔物位于第一柵極間隔物之一上，并具有上側部分于下側部分上，且下側部分自上側部分延伸遠離柵極堆疊；虛置間隔物位于第二柵極間隔物的下側部分上與第二柵極間隔物的上側部分的側壁上；蝕刻停止層位于虛置間隔物的側壁上與第二柵極間隔物的下側部分上；以及虛置蓋位于柵極堆疊上與第一柵極間隔物之間。方法還包括移除虛置蓋，以形成第一空洞于柵極堆疊上與第一柵極間隔物之間；移除虛置間隔物，以形成第二空洞于該第二柵極間隔物的下側部分上以及蝕刻停止層與第二柵極間隔物的上側部分之間；沉積可分解材料層至第一空洞與第二空洞中；沉積密封層于蝕刻停止層、所述兩個第一柵極間隔物、該第二柵極間隔物、與該可分解材料層上；以及在沉積密封層之后，移除可分解材料層，以再形成至少部分的第一空洞與第二空洞。

在本發明另一例中，半導體結構的形成方法包括提供結構，具有基板、自基板延伸的鰭狀物、虛置柵極位于基板上并接合鰭狀物、兩個第一柵極間隔物分別位于虛置柵極的兩側側壁上、以及第二柵極間隔物位于第一柵極間隔物之一的側壁上。方法還包括部分蝕刻第二柵極間隔物，直到第二柵極間隔物的上表面低于鰭狀物的上表面。在部分蝕刻第二柵極間隔物之后，方法還包括沉積第三柵極間隔物于第一柵極間隔物與第二柵極間隔物上，其中第三柵極間隔物包括上側部分于下側部分上，上側部分位于第一柵極間隔物的側壁上，且下側部分位于鰭狀物上并延伸遠離虛置柵極。方法還包括形成虛置間隔物于第三柵極間隔物的下側部分上與第三柵極間隔物的上側部分的側壁上；形成蝕刻停止層于基板上與虛置間隔物的側壁上；將虛置柵極置換為高介電常數的柵極介電層與金屬柵極；形成柵極蓋于高介電常數的柵極介電層與金屬柵極上以及第一柵極間隔物之間；形成源極/漏極接點以與蝕刻停止層相鄰；以及移除柵極蓋與虛置間隔物，以形成第一空洞于高介電常數的柵極介電層與金屬柵極上以及第一柵極間隔物之間，并形成第二空洞于第三柵極間隔物的下側部分上以及蝕刻停止層與第三柵極間隔物的上側部分之間。