[發明專利]半導體器件及制作方法

有效

• 申請號: 202110274455.2
• 申請日: 2021-03-15
• 公開（公告）號: CN113066853B
• 公開（公告）日: 2022-09-09
• 發明（設計）人: 朱袁正;周錦程;葉鵬;楊卓;劉晶晶
• 申請（專利權）人: 無錫新潔能股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/02
• 代理公司: 無錫市興為專利代理事務所(特殊普通合伙) 32517
• 代理人: 屠志力

1.一種半導體器件，包括：P型襯底(001)，在P型襯底(001)上設有N型摻雜外延層(008)，在N型摻雜外延層(008)上設有高壓區(110)和低壓區(140)，在高壓區(110)與低壓區(140)之間設有高低壓結終端區(120)，其特征在于，在低壓區(140)和高低壓結終端區(120)之間設有第一P型隔離柱(130a)，在高壓區(110)和高低壓結終端區(120)之間設有第二P型隔離柱(130b)，在第一P型隔離柱(130a)上連接第二P型隔離柱(130b)，所述第一P型隔離柱(130a)和第二P型隔離柱(130b)形成一個或多個封閉區域，高壓器件設置在所述封閉區域中；

所述高壓器件為JFET器件，包括P型襯底(001)，所述第一P型隔離柱(130a)和第二P型隔離柱(130b)均包括自下而上依次設置的P型埋層(002)和P型深阱(004)；P型埋層(002)位于N型摻雜外延層(008)和P型襯底(001)交界處，所述P型埋層(002)通過P型深阱(004)引到表面；其中第一P型隔離柱(130a)的P型深阱(004)通過P型高濃度接觸(006)與柵極金屬(014)相連；第一P型隔離柱(130a)和第二P型隔離柱(130b)之間的N型摻雜外延層(008)區域作為高壓器件的漂移區，在漂移區中靠近柵極金屬(014)的一側設有N型高濃度接觸(005)與源極金屬(011)相連，遠離柵極金屬(014)的另一側設有N型高濃度接觸(005)與漏極金屬(013)相連，在所述N型摻雜外延層(008)的上方設有場氧化層，在場氧化層上方靠源極金屬(011)朝中間的一側設有柵極多晶硅(012)，柵極多晶硅(012)和場氧化層之間設有柵極氧化層(010)；在柵極多晶硅(012)下方的N型摻雜外延層(008)和P型襯底(001)交界處還設有島型的P型埋層(002)。

2.一種半導體器件，包括：P型襯底(001)，在P型襯底(001)上設有N型摻雜外延層(008)，在N型摻雜外延層(008)上設有高壓區(110)和低壓區(140)，在高壓區(110)與低壓區(140)之間設有高低壓結終端區(120)，其特征在于，在低壓區(140)和高低壓結終端區(120)之間設有第一P型隔離柱(130a)，在高壓區(110)和高低壓結終端區(120)之間設有第二P型隔離柱(130b)，在第一P型隔離柱(130a)上連接第二P型隔離柱(130b)，所述第一P型隔離柱(130a)和第二P型隔離柱(130b)形成一個或多個封閉區域，高壓器件設置在所述封閉區域中；

所述高壓器件為JFET器件，包括P型襯底(001)，所述第一P型隔離柱(130a)和第二P型隔離柱(130b)均包括自下而上依次設置的P型埋層(002)、P型區域(003)和P型深阱(004)；P型埋層(002)位于N型摻雜外延層(008)和P型襯底(001)交界處，所述P型埋層(002)通過P型區域(003)和P型深阱(004)引到表面；其中第一P型隔離柱(130a)的P型深阱(004)通過P型高濃度接觸(006)與柵極金屬(014)相連；第一P型隔離柱(130a)和第二P型隔離柱(130b)之間的N型摻雜外延層(008)區域作為高壓器件的漂移區，在漂移區中靠近柵極金屬(014)的一側設有N型高濃度接觸(005)與源極金屬(011)相連，遠離柵極金屬(014)的另一側設有N型高濃度接觸(005)與漏極金屬(013)相連，在所述N型摻雜外延層(008)的上方設有場氧化層，在場氧化層上方靠源極金屬(011)朝中間的一側設有柵極多晶硅(012)，柵極多晶硅(012)和場氧化層之間設有柵極氧化層(010)；在柵極多晶硅(012)下方的N型摻雜外延層(008)和P型襯底(001)交界處還設有島型的P型埋層(002)，所述島型的P型埋層(002)上方設有P型區域(003)。