[發(fā)明專利]一種集成零模波導(dǎo)芯片及其制備方法

有效

• 申請?zhí)枺?/td>: 202110274336.7
• 申請日: 2021-03-15
• 公開（公告）號: CN113109900B
• 公開（公告）日: 2022-06-07
• 發(fā)明（設(shè)計）人: 周連群;郭振;俞鵬飛;付博文;張芷齊;李傳宇;李超;李金澤;張威;姚佳
• 申請（專利權(quán)）人: 中國科學(xué)院蘇州生物醫(yī)學(xué)工程技術(shù)研究所
• 主分類號: G02B6/12
• 分類號: G02B6/12;G02B6/125;G01N21/64
• 代理公司: 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 11250
• 代理人: 徐律

1.一種集成零模波導(dǎo)芯片，其特征在于，包括：

襯底層，所述襯底層包括檢測區(qū)和與檢測區(qū)鄰接的第一傳輸區(qū)；

位于所述襯底層的檢測區(qū)和第一傳輸區(qū)上的波導(dǎo)結(jié)構(gòu)；所述波導(dǎo)結(jié)構(gòu)包括波導(dǎo)組；所述波導(dǎo)組包括：自第一傳輸區(qū)至檢測區(qū)延伸的第一波導(dǎo)層；自第一傳輸區(qū)至檢測區(qū)延伸的第二波導(dǎo)層；所述波導(dǎo)組中的第一波導(dǎo)層和第二波導(dǎo)層在檢測區(qū)連接；在所述第一波導(dǎo)層自第一傳輸區(qū)至檢測區(qū)延伸的方向上，所述第一波導(dǎo)層包括依次連接的第一波導(dǎo)主路、第一波導(dǎo)第一級分叉支路至第一波導(dǎo)第N級分叉支路；在所述第二波導(dǎo)層自第一傳輸區(qū)至檢測區(qū)延伸的方向上，所述第二波導(dǎo)層包括依次連接的第二波導(dǎo)主路、第二波導(dǎo)第一級分叉支路至第二波導(dǎo)第N級分叉支路，所述波導(dǎo)組中的所述第一波導(dǎo)第N級分叉支路和第二波導(dǎo)第N級分叉支路在所述檢測區(qū)連接，N為大于或等于1的整數(shù)；

位于檢測區(qū)的波導(dǎo)結(jié)構(gòu)上的陣列孔膜層，所述陣列孔膜層中具有若干納米孔。

2.根據(jù)權(quán)利要求1所述的集成零模波導(dǎo)芯片，其特征在于，所述第一波導(dǎo)層和所述第二波導(dǎo)層均為多級“Y”形分叉結(jié)構(gòu)。

3.根據(jù)權(quán)利要求1所述的集成零模波導(dǎo)芯片，其特征在于，所述波導(dǎo)組的數(shù)量為一個或者若干個。

4.根據(jù)權(quán)利要求1所述的集成零模波導(dǎo)芯片，其特征在于，所述波導(dǎo)組中所述第一波導(dǎo)主路和第二波導(dǎo)主路分立；或者，所述波導(dǎo)組中所述第一波導(dǎo)主路和所述第二波導(dǎo)主路連接在一起。

5.根據(jù)權(quán)利要求1所述的集成零模波導(dǎo)芯片，其特征在于，所述波導(dǎo)結(jié)構(gòu)包括第一波導(dǎo)包層、位于所述第一波導(dǎo)包層上的圖形化的波導(dǎo)芯層；位于所述波導(dǎo)芯層的側(cè)部和頂部的第二波導(dǎo)包層。

6.根據(jù)權(quán)利要求5所述的集成零模波導(dǎo)芯片，其特征在于，所述納米孔縱向延伸至至少部分厚度的第二波導(dǎo)包層中，且所述納米孔底端至所述波導(dǎo)芯層頂面的距離大于等于零。

7.根據(jù)權(quán)利要求5或6所述的集成零模波導(dǎo)芯片，其特征在于，所述納米孔底端至所述波導(dǎo)芯層的中心軸的距離小于等于370納米。

8.根據(jù)權(quán)利要求7所述的集成零模波導(dǎo)芯片，其特征在于，所述納米孔底端至所述波導(dǎo)芯層的中心軸的距離為100納米～200納米。

9.根據(jù)權(quán)利要求1所述的集成零模波導(dǎo)芯片，其特征在于，所述襯底層還包括與所述第一傳輸區(qū)鄰接的第二傳輸區(qū)；所述集成零模波導(dǎo)芯片還包括：位于所述襯底層的第二傳輸區(qū)上的耦合結(jié)構(gòu)，所述耦合結(jié)構(gòu)的出射端與所述波導(dǎo)結(jié)構(gòu)的入射端連接。

10.根據(jù)權(quán)利要求9所述的集成零模波導(dǎo)芯片，其特征在于，還包括：位于所述耦合結(jié)構(gòu)與所述襯底層之間的散熱層。

11.根據(jù)權(quán)利要求9所述的集成零模波導(dǎo)芯片，其特征在于，所述襯底層還包括位于所述第二傳輸區(qū)的兩側(cè)的第一對準區(qū)；所述集成零模波導(dǎo)芯片還包括：位于所述第一對準區(qū)上的粗對準結(jié)構(gòu)。

12.根據(jù)權(quán)利要求11所述的集成零模波導(dǎo)芯片，其特征在于，所述粗對準結(jié)構(gòu)包括陣列圖案層。

13.根據(jù)權(quán)利要求9或11所述的集成零模波導(dǎo)芯片，其特征在于，所述襯底層還包括位于第一傳輸區(qū)和第二傳輸區(qū)的兩側(cè)的第二對準區(qū)；所述集成零模波導(dǎo)芯片還包括：位于所述第二對準區(qū)上的精對準結(jié)構(gòu)。

14.根據(jù)權(quán)利要求13所述的集成零模波導(dǎo)芯片，其特征在于，所述精對準結(jié)構(gòu)包括對準監(jiān)測光柵和與所述對準監(jiān)測光柵連接的對準監(jiān)測波導(dǎo)，所述對準監(jiān)測光柵位于所述第二傳輸區(qū)側(cè)部的第二對準區(qū)上，對準監(jiān)測波導(dǎo)位于所述第一傳輸區(qū)側(cè)部的第二對準區(qū)上。