[發(fā)明專利]降低開關損耗的半導體器件及其制作方法

有效

• 申請?zhí)枺?/td>: 202110274169.6
• 申請日: 2021-03-15
• 公開（公告）號: CN113066865B
• 公開（公告）日: 2022-10-28
• 發(fā)明（設計）人: 朱袁正;黃薛佺;楊卓
• 申請（專利權）人: 無錫新潔能股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 無錫市興為專利代理事務所(特殊普通合伙) 32517
• 代理人: 屠志力

本發(fā)明提供一種降低開關損耗的半導體器件，包括漏極金屬，在漏極金屬上設有第一導電類型硅襯底，在第一導電類型硅襯底上設有第一導電類型外延層，在第一導電類型外延層內設有互相間隔的第一導電類型柱與第二導電類型柱，在第一導電類型柱和第二導電類型柱的表面設有第二導電類型體區(qū)，在第二導電類型體區(qū)內設有重摻雜第一導電類型源區(qū)和第二導電類型源區(qū)，第一導電類型源區(qū)和襯底金屬電連接，第二導電類型源區(qū)和源極金屬電連接，在第一導電類型柱內設有柵極溝槽；柵極溝槽內部設有分離的柵極多晶硅，第一柵極多晶硅位于溝槽表面，第二柵極多晶硅位于溝槽底部，第一柵極多晶硅和第二柵極多晶硅之間被氧化層隔離，第一柵極多晶硅和第二柵極多晶硅絕緣。器件開啟、關斷速度快。

技術領域

本發(fā)明涉及一種半導體器件及其制作方法，尤其是一種能夠減少柵極電荷，提高開關速度，降低開關損耗的功率半導體器件及其制造方法。

背景技術

MOSFET器件作為新一代功率半導體器件，在新能源、汽車電子、電力電子等系統(tǒng)應用中具有廣泛應用。MOSFET器件在工作過程中，其功率損耗主要由導通損耗和開關損耗兩部分組成，特別在高頻條件下，MOSFET器件的總損耗主要由開關損耗決定。

MOSFET器件的輸入電容Ciss對于器件的開關損耗具有較大影響，而器件的輸入電容Ciss=Cgs+Cgd，其中，Cgs主要由多晶硅和第二導電類型體區(qū)的交疊區(qū)域面積決定，而Cgd主要由多晶硅和第一導電類型柱的交疊區(qū)域面積決定。因此，當多晶硅和第二導電類型體區(qū)及第一導電類型柱的交疊面積增加時，Ciss增加，器件的開啟時間和關斷時間增加，器件的開關損耗也會增加，降低系統(tǒng)的效率。

發(fā)明內容

本發(fā)明的目的是克服現(xiàn)有技術中存在的柵極電荷過大，器件開關損耗過大的問題，提供一種降低開關損耗的半導體器件及其制造方法，該器件制造方法與現(xiàn)有半導體工藝兼容。為實現(xiàn)以上技術目的，本發(fā)明采用的技術方案是：

第一方面，本發(fā)明的實施例提出一種降低開關損耗的半導體器件，包括漏極金屬，在所述漏極金屬上設有第一導電類型硅襯底，所述漏極金屬與第一導電類型硅襯底的接觸面為下表面，在所述第一導電類型硅襯底上設有第一導電類型外延層，在第一導電類型外延層內設有互相間隔的第一導電類型柱與第二導電類型柱，在所述第一導電類型柱和所述第二導電類型柱的表面設有第二導電類型體區(qū)，在所述第二導電類型體區(qū)內設有重摻雜第一導電類型源區(qū)和第二導電類型源區(qū)，所述第一導電類型源區(qū)和襯底金屬電連接，所述第二導電類型源區(qū)和源極金屬電連接，在所述第一導電類型柱內設有柵極溝槽，在柵極溝槽上方被絕緣介質層覆蓋；

所述柵極溝槽內部設有分離的柵極多晶硅，第一柵極多晶硅位于溝槽表面，第二柵極多晶硅位于溝槽底部，第一柵極多晶硅和第二柵極多晶硅之間被氧化層隔離，第一柵極多晶硅和第二柵極多晶硅絕緣。

進一步地，在所述第二導電類型柱中設有高濃度的第二導電類型埋層。

進一步地，對于N型功率半導體器件，所述第一導電類型為N型，所述第二導電類型為P型；對于P型功率半導體器件，所述第一導電類型為P型，所述第二導電類型為N型。

進一步地，所述柵極溝槽的開口寬度為0.3μm～2μm。

進一步地，柵極溝槽的深度為0.5μm～5μm。

進一步地，第二柵極多晶硅的長度為0.3μm～4μm。

第二方面，本發(fā)明的實施例提出一種降低開關損耗的半導體器件的制作方法，包括如下步驟：

步驟一：選取第一導電類型硅襯底材料并外延生長第一導電類型外延層；

步驟二：在所述第一導電類型外延層上選擇性刻蝕出深溝槽；

步驟三：淀積第二導電類型硅，將上述深溝槽填滿，在第一導電類型外延層中形成互相間隔的第一導電類型柱與第二導電類型柱，然后去除上表面上方的結構；