[發(fā)明專利]一種基于FPGA的多格式視頻接口轉(zhuǎn)換裝置及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110271901.4
• 申請(qǐng)日: 2021-03-12
• 公開（公告）號(hào): CN113271423B
• 公開（公告）日: 2022-12-09
• 發(fā)明（設(shè)計(jì)）人: 溫凱;韓明晶;劉群昌;陶金;李朝偉;甘霖;孫秀耀;楊發(fā)亮;翟致恒;付豪;彭志超;朱佩婕
• 申請(qǐng)（專利權(quán)）人: 航天科工火箭技術(shù)有限公司
• 主分類號(hào): H04N7/01
• 分類號(hào): H04N7/01;H04N5/265;G08C17/02
• 代理公司: 武漢智匯為專利代理事務(wù)所(普通合伙) 42235
• 代理人: 李恭渝

1.一種基于FPGA的多格式視頻接口轉(zhuǎn)換方法，其特征在于用于航天運(yùn)載器，將Cameralink視頻、LVDS視頻以及光纖通道遙測(cè)信息合成為一路DVI視頻混合傳輸，通過FPGA片內(nèi)FIFO緩存后疊加光纖通道的遙測(cè)信息，具體包括：

基于FPGA的多格式視頻接口轉(zhuǎn)換裝置，所述裝置包括

依次連接的Camera link接口和Camera link視頻解碼器；

依次連接的LVDS接口和LVDS視頻解碼器；

依次連接的DVI接口和DVI視頻編碼器；

依次連接的通訊接口及通訊模塊；

FPGA數(shù)字處理電路以及SRAM存儲(chǔ)器、FPGA配置電路、晶振電路、電源電路；

所述Camera link視頻解碼電路、LVDS視頻解碼電路、DVI視頻編碼電路、SRAM存儲(chǔ)器以及通訊電路同時(shí)與FPGA數(shù)字信號(hào)處理電路連接；

所述晶振電路輸出端接入FPGA的全局時(shí)鐘引腳；在FPGA的控制下生成或輸出各時(shí)鐘信號(hào)；

所述FPGA數(shù)字處理電路通過串行接口將程序固化在FPGA配置電路中；

所述電源電路為各電路供電；

所述通訊接口為光纖接口，所述通訊模塊為光模塊，所述光纖接口通過光模塊與所述FPGA數(shù)字處理電路的GTP IP核的物理引腳連接；

基于FPGA的多格式視頻接口轉(zhuǎn)換裝置的多格式視頻接口轉(zhuǎn)換方法，包括以下步驟：

S1、通過通訊接口及通訊模塊接收運(yùn)載器飛行時(shí)序指令；

S2、當(dāng)運(yùn)載器飛行時(shí)序指令要求將可見光視頻轉(zhuǎn)換成DVI接口數(shù)據(jù)時(shí)，可見光視頻經(jīng)Camera link解碼電路解碼后生成包括視頻行信號(hào)hs1，視頻場(chǎng)信號(hào)vs1，時(shí)鐘clk1和可見光圖像數(shù)據(jù)data1的TTL信號(hào)輸出給FPGA；

先通過異步先入先出隊(duì)列Wr_Fifo1緩存，對(duì)可見光視頻圖像進(jìn)行電子變倍算法，再通過對(duì)靜態(tài)存儲(chǔ)器SRAM進(jìn)行讀寫控制，用異步先入先出隊(duì)列Rd_Fifo3把SRAM中數(shù)據(jù)緩存讀出，實(shí)現(xiàn)可見光視頻圖像變幀頻算法；

按照VESA標(biāo)準(zhǔn)中DVI發(fā)生時(shí)序，F(xiàn)PGA輸出的視頻行信號(hào)hs3，視頻場(chǎng)信號(hào)vs3，時(shí)鐘clk3，圖像數(shù)據(jù)data3通過DVI視頻編碼器編碼后生成DVI接口視頻；

S3、當(dāng)運(yùn)載器飛行時(shí)序指令要求將紅外視頻轉(zhuǎn)換成DVI接口數(shù)據(jù)時(shí)，紅外視頻經(jīng)LVDS解碼電路后生成包括視頻行信號(hào)hs2，視頻場(chǎng)信號(hào)vs2，時(shí)鐘clk2和圖像數(shù)據(jù)data2的TTL信號(hào)輸出給FPGA；

先通過兩個(gè)異步先入先出隊(duì)列Wr_Fifo2.1和Wr_Fifo2.2緩存，對(duì)紅外視頻進(jìn)行電子變倍算法，再對(duì)SRAM進(jìn)行讀寫控制，用異步Rd_Fifo3把SRAM中數(shù)據(jù)緩存讀出，實(shí)現(xiàn)紅外視頻圖像變幀頻算法；

按照VESA標(biāo)準(zhǔn)中DVI發(fā)生時(shí)序，F(xiàn)PGA輸出的視頻行信號(hào)hs3，視頻場(chǎng)信號(hào)vs3，時(shí)鐘clk3，圖像數(shù)據(jù)data3通過DVI視頻編碼器編碼后生成DVI接口視頻；

其中，步驟S2和步驟S3順序根據(jù)實(shí)際情況可以互換；

步驟S1中的通訊接口及通訊模塊具體為光纖接口及光模塊，所述光纖接口通過光模塊與所述FPGA數(shù)字處理電路的GTP IP核的物理引腳連接，所述通訊接口接收的運(yùn)載器飛行時(shí)序指令通過GTP模塊解碼生成時(shí)鐘clk4和data4給FPGA，完成指令數(shù)據(jù)的解析；

所述步驟S2還包括

步驟S21、生成DVI接口視頻的同時(shí)，將通訊接口接收的遙測(cè)信息，通過GTP模塊解碼生成遙測(cè)數(shù)據(jù)data4，先通過異步先入先出隊(duì)列Fifo4緩存，當(dāng)DVI視頻場(chǎng)信號(hào)vs3有效，且視頻行信號(hào)hs3有效，并且行計(jì)數(shù)r1cnt_row3r2，將Fifo4的輸出數(shù)據(jù)Fifo_q4疊加在DVI圖像前或后（r2-r1-1）行，完成遙測(cè)數(shù)據(jù)與圖像數(shù)據(jù)的疊加，輸出混合后的DVI視頻圖像；

所述步驟S3還包括

步驟S31、生成DVI接口視頻的同時(shí)，將通訊接口接收的遙測(cè)信息，通過GTP模塊解碼后生成遙測(cè)數(shù)據(jù)data4，先通過異步先入先出隊(duì)列Fifo4緩存，當(dāng)DVI視頻場(chǎng)信號(hào)vs3有效，且視頻行信號(hào)hs3有效，并且行計(jì)數(shù)r1cnt_row3r2，將Fifo4輸出Fifo_q4疊加在DVI圖像前或后（r2-r1-1）行，完成遙測(cè)數(shù)據(jù)與圖像數(shù)據(jù)的疊加，輸出混合后的DVI視頻圖像。