[發明專利]金屬氧化物半導體場效應晶體管及其制備方法和應用

在審

• 申請號: 202110271209.1
• 申請日: 2021-03-12
• 公開（公告）號: CN113054031A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 馬萬里
• 申請（專利權）人: 深圳方正微電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/16;H01L21/336;H01L23/48
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 陳春渠

本發明公開了一種金屬氧化物半導體場效應晶體管及其制備方法和應用。該金屬氧化物半導體場效應晶體管包括N型基體，N型基體的一側設有溝槽，N型基體內設有P?體區、P+區和N+區，P?體區包繞所溝槽，P+區自所述溝槽的槽底向P?體區延伸，N+區在溝槽內圍繞溝槽的側壁設置且露出P+區；柵氧化層，柵氧化層設置在N型基體的設有溝槽的一側，并且露出溝槽；多晶硅層，多晶硅層設置在柵氧化層上，多晶硅層、柵氧化層、P+區與N+區圍成接觸孔；以及第一金屬層，第一金屬層設在多晶硅層上且向下延伸填充滿接觸孔，N+區的材料為注入N型離子的碳化硅，上述結構的晶體管在不降低單脈沖雪崩擊穿能量的同時還提高了器件的工作速度。

技術領域

本發明涉及半導體器件技術領域，特別是涉及一種金屬氧化物半導體場效應晶體管及其制備方法和應用。

背景技術

功率集成電路，是指將功率器件、低壓控制電路、信號處理和通訊接口電路等集成在同一芯片中的特殊集成電路。功率集成電路的應用，不僅縮小了整機的體積、減少了連線、降低了寄生參數，同時還使得成本更低、體積更小以及重量更輕，因此被廣泛地運用于通信與網絡、計算機與消費電子、工業與汽車電子等諸多領域。功率器件是功率集成電路的核心部分，占據了芯片的大部分面積。目前能與集成電路工藝實現良好兼容的功率器件一般為功率金屬氧化物半導體場效應晶體管(MOSFET)。但是功率金屬氧化物半導體場效應晶體管(MOSFET)反向偏置時，受電氣量變化(如漏源極電壓或電流變化)的作用使器件內部載流子容易發生雪崩式倍增，因此發生雪崩擊穿現象，進而會導致器件故障，因此為了提高功率金屬氧化物半導體場效應晶體管的穩定性，需要提高單脈沖雪崩擊穿能量。

如圖1所示傳統金屬氧化物半導體場效應晶體管為了提高單脈沖雪崩擊穿能量(EAS)，先制作一個低摻雜濃度的P-體區，再在P-體區中制作一個高摻雜濃度的P+區，通過提高P-體區的摻雜濃度，且在不影響器件開啟電壓的基礎上減少P-體區的橫向擴散，進而提高金屬氧化物半導體場效應晶體管的單脈沖雪崩擊穿能量。但是此金屬氧化物半導體場效應晶體管的工作速度還有待進一步提高。

發明內容

基于此，有必要提供一種金屬氧化物半導體場效應晶體管及其制備方法和應用，在不降低器件的雪崩擊穿能量的同時提高器件的工作速度。

本發明提供一種金屬氧化物半導體場效應晶體管，包括：

N型基體，所述N型基體的一側設有溝槽，所述N型基體內設有P-體區、P+區和N+區，所述P-體區包繞所溝槽，所述P+區自所述溝槽的槽底向所述P-體區延伸，所述N+區在所述溝槽內圍繞所述溝槽的側壁設置且露出所述P+區，所述N+區的材料是摻雜N型離子的碳化硅；

柵氧化層，所述柵氧化層設置在所述N型基體的設有所述溝槽的一側，并且露出所述溝槽；

多晶硅層，所述多晶硅層設置在所述柵氧化層上，所述多晶硅層、所述柵氧化層、所述P+區與所述N+區圍成接觸孔；以及

第一金屬層，所述第一金屬層設在所述多晶硅層上且向下延伸填充滿所述接觸孔。

在其中一個實施例中，還包括側墻結構，所述側墻結構在所述N+區的上方圍繞所述接觸孔的內側壁設置且露出所述P+區。

在其中一個實施例中，所述側墻結構的寬度與所述N+區的寬度相同。

在其中一個實施例中，所述N型基體包括N型襯底和設置于N型襯底上的N型外延層，所述溝槽設置于所述N型外延層的遠離所述N型襯底的一側。

在其中一個實施例中，所述多晶硅層和所述第一金屬層之間還包括氮化硅層；和/或

所述的金屬氧化物半導體場效應晶體管還包括第二金屬層，所述第二金屬層設置在所述N型基體的遠離所述溝槽的一側。

在其中一個實施例中，所述溝槽的深度為0.1μm～3μm；和/或