[發明專利]主從D觸發器和包括主從D觸發器的集成電路

在審

• 申請號: 202110270906.5
• 申請日: 2021-03-12
• 公開（公告）號: CN113395057A
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 托馬斯·屈內蒙德;安東·胡伯
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H03K3/3562
• 分類號: H03K3/3562
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 康建峰;杜誠

公開了一種主從D觸發器和包括主從D觸發器的集成電路。該主從D觸發器包括：主電路，其被配置成接收輸入信號并且根據輸入信號產生兩個第一中間信號；傳輸電路，其連接至主電路，并且包括至少兩個邏輯門和用于將時鐘信號施加到每個門的一個輸入的時鐘連接，其中，門被配置成根據第一中間信號和時鐘信號提供兩個第二中間信號；以及從電路，其連接至傳輸電路以從第二中間信號形成觸發器的至少一個輸出信號。從電路被配置成在第二中間信號具有在先前的狀態對之后的預定狀態對的情況下，維持由先前的狀態對給出的至少一個輸出信號，并且傳輸電路具有控制輸入并且被配置成響應于控制輸入處的預定控制信號狀態而生成具有預定狀態對的第二中間信號。

技術領域

本公開內容涉及主從D觸發器。

背景技術

在各種電路中使用基于觸發器的寄存器以用于存儲狀態。為了減少這樣的電路的電流消耗，電路可以包括以下數據處理模式：在該數據處理模式下，電路執行其期望的功能。此外，這樣的設備或電路可以包括所謂的數據保留模式或者睡眠或待機模式，在數據保留模式或者睡眠或待機模式下，設備的數據處理被中斷。在數據保留模式下，通常應該僅允許低靜態泄漏電流。此外，期望確保在從數據保留模式改變為數據處理模式之后，設備(例如，IC(集成電路))可以立即繼續進行數據處理。另外，對于在這樣的設備中使用的觸發器，即使在數據保留模式下，也應保存存儲在觸發器中的狀態。

可以使用附加電路來實現這樣的功能，以例如用于在數據保留模式期間存儲觸發器的數據。然而，可以期望以盡可能小的附加成本(例如，就附加電路和芯片面積而言)提供這樣的功能。

發明內容

根據實施方式，提供了一種主從D觸發器，該主從D觸發器包括：主電路，其被配置成接收輸入信號并且根據輸入信號產生兩個第一中間信號；傳輸電路，其連接至主電路，并且包括至少兩個邏輯門和用于將時鐘信號施加到多個門中的每個門的一個輸入的時鐘連接，其中，多個門被配置成根據第一中間信號和時鐘信號提供兩個第二中間信號；以及從電路，其連接至傳輸電路以從第二中間信號形成觸發器的至少一個輸出信號。從電路被配置成在第二中間信號具有在先前的狀態對之后的預定狀態對的情況下，維持由先前的狀態對給出的至少一個輸出信號，并且傳輸電路具有控制輸入并被配置成響應于控制輸入處的預定控制信號狀態而生成具有預定狀態對的第二中間信號。

附圖說明

在附圖中，貫穿不同的視圖，相似的附圖標記通常指代相同的部分。附圖不一定按比例繪制，而是通常將重點放在說明本發明的原理上。在以下描述中，將參照以下附圖描述各個方面，在附圖中：

圖1示出了包括具有多個寄存器的電路的數據處理設備。

圖2示出了主從D觸發器。

圖3示出了根據實施方式的主從D觸發器。

圖4示出了說明相關信號隨時間變化的表現的時序圖。

圖5示出了根據實施方式的主從D觸發器。

具體實施方式

下面的詳細描述參照附圖，附圖以說明的方式示出了可以實踐本發明的本公開內容的具體細節和方面。在不脫離本發明的范圍的情況下，可以利用其他方面并且可以進行結構、邏輯和電氣改變。本公開內容的各個方面不一定相互排斥，因為本公開內容的一些方面可以與本公開內容的一個或更多個其他方面結合以形成新的方面。

圖1示出了包括具有多個寄存器102的集成電路101的數據處理設備100。

電路101(即集成電路)可以例如包括寄存器102，作為數據處理元件(例如，微處理器或任何種類的微控制器)的寄存器、作為任何種類的控制或配置寄存器、用于存儲數據處理設備100的(狀態機的)狀態等的寄存器。因此，電路101還可以包括實現電路105例如順序電路和組合電路的邏輯。