[發明專利]金屬氧化物半導體晶體管及其制備方法

有效

• 申請號: 202110270445.1
• 申請日: 2021-03-12
• 公開（公告）號: CN113053999B
• 公開（公告）日: 2023-02-21
• 發明（設計）人: 馬萬里
• 申請（專利權）人: 深圳方正微電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 李睿

1.一種金屬氧化物半導體晶體管，其特征在于，包括襯底層、外延層、體區、源區、第一柵介質層、柵極、多個阻擋部和多個終端區；

所述外延層設置于所述襯底層上，所述第一柵介質層間隔所述柵極與所述外延層，所述體區設置于所述外延層中，所述源區設置于所述體區中，所述終端區設置于所述外延層中，且位于所述源區的一側，多個所述阻擋部依次緊靠設置，多個所述終端區的位置與多個所述阻擋部相對應，各所述阻擋部層疊設置于對應的所述終端區上；隨著靠近所述源區，所述阻擋部的厚度逐漸減薄，所述終端區的摻雜濃度逐漸增高；

所述阻擋部有三個，分別為并排依次緊靠的第一阻擋部、第二阻擋部與第三阻擋部，其中所述第一阻擋部距所述源區較近；

所述第一阻擋部包括第一介質層；

所述第二阻擋部包括第二介質層與在所述第二介質層上外延生長的第三介質層，其中，所述第二介質層距所述外延層較近；

所述第三阻擋部包括第四介質層；

所述第四介質層與所述第三介質層的材料相同，所述第四介質層的材料在所述外延層上的外延生長速度大于其在所述第二介質層上的外延生長速度，所述第四介質層的材料在所述第二介質層上的外延生長速度大于其在所述第一介質層上的外延生長速度。

2.根據權利要求1所述的金屬氧化物半導體晶體管，其特征在于，所述第二阻擋部還包括第五介質層，所述第五介質層層疊設置于所述第二介質層遠離所述第三介質層的一側，所述第五介質層與所述第一介質層的材料相同。

3.根據權利要求1所述的金屬氧化物半導體晶體管，其特征在于，所述外延層的材料為硅基材料，所述第一介質層的材料為氧化硅，所述第二介質層的材料與所述第三介質層的材料分別選自氮化硅與碳化硅中的其中一種，且所述第二介質層的材料與所述第三介質層的材料不同。

4.根據權利要求3所述的金屬氧化物半導體晶體管，其特征在于，還包括源區導電層，所述第一柵介質層層疊設置于所述外延層上，所述第一柵介質層與所述阻擋部間隔設置，所述源區導電層外延生長于所述源區表面且位于所述第一柵介質層與所述阻擋部之間，所述第二介質層的材料選自氮化硅，所述第三介質層的材料與所述源區導電層的材料均選自碳化硅。

5.根據權利要求4所述的金屬氧化物半導體晶體管，其特征在于，還包括第二柵介質層，所述柵極設置于所述第一柵介質層上，所述第二柵介質層整體覆蓋所述柵極表面，所述第二介質層的材料選自氮化硅，所述第三介質層的材料選自碳化硅，所述第二柵介質層的材料為氧化硅。

6.根據權利要求1～5任一項所述的金屬氧化物半導體晶體管，其特征在于，還包括阻隔層、第一金屬層、第二金屬層與第三金屬層，所述阻隔層整體覆蓋所述柵極與各所述阻擋部，所述第一金屬層穿過所述阻隔層并與所述源區電連接，所述第二金屬層穿過所述阻隔層并與所述柵極電連接，所述第三金屬層與所述襯底層電連接。

7.一種根據權利要求1～6任一項所述的金屬氧化物半導體晶體管的制備方法，其特征在于，包括如下步驟：

在襯底上形成外延層，在所述外延層中形成源區與體區；

制備柵極，并在外延層上制備多個依次緊靠的阻擋部；

透過各所述阻擋部，向所述源區遠離所述柵極一側的所述外延層中注入摻雜元素，形成對應于各所述阻擋部的多個終端區。