[發明專利]一種基于反熔絲FPGA的半數字化USB應答機裝置

有效

• 申請號: 202110267634.3
• 申請日: 2021-03-12
• 公開（公告）號: CN113067599B
• 公開（公告）日: 2022-07-15
• 發明（設計）人: 徐錫超;閆復利;謝靜波;曹亞萍;楊訥;邢代玉
• 申請（專利權）人: 上海航天電子有限公司;上海科學儀器廠有限公司
• 主分類號: H04B1/59
• 分類號: H04B1/59
• 代理公司: 上海航天局專利中心 31107
• 代理人: 余岢

1.一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，包括射頻通道模塊和數字基帶模塊；所述射頻通道模塊包括接收通道、低頻處理模塊、發射通道和雙工器；上行信號經接收通道變頻后輸出二中頻信號，所述二中頻信號經過低頻處理模塊完成信號的解調后，輸出PSK信號至數字基帶模塊進行處理；數字基帶模塊將處理后的信號傳輸至發射通道，發射通道將信號進行二次變頻后變為射頻信號，通過雙工器發出；

所述低頻處理模塊包括依次連接的環路濾波器單元、AGC單元和側音解調單元；AGC通過將收到信號的幅度波動轉化成不同大小的電壓值，從而控制接收通道的電調衰減器，使接收通道輸出的中頻信號幅度穩定；側音解調單元將信號輸送至PSK解調模塊進行解調，輸出PSK信號至數字基帶模塊進行調制；

所述數字基帶模塊包括用于上行信號處理的FPGA1和用于上、下行信號處理的FPGA2；

所述FPGA1包括：

鑒相參考信號產生單元：產生固定頻率的鑒相參考信號；

PSK解調單元：根據ADC采樣得到的PSK信號送給鑒相電路構建環路；同時解調遙控副載波信號輸出遙控PCM碼流；

所述FPGA2包括：

下行調制單元：采集遙測PCM信號，進行BPSK調制，同時采集解調出的測距音信號，并與遙測BPSK信號合路，進行PM調制；相干時，載波按上下行相干轉發頻比轉發載波環的壓控電壓信號，PM調制載波頻點為固定載波頻率與轉發的壓控電壓信號之和；非相干時，PM調制載波頻點為固定載波頻率；

多普勒頻移補償單元：根據載波環的壓控電壓產生鑒相參考信號；采集壓控信號，根據壓控信號輸出上行補償信號。

2.如權利要求1所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述半數字化USB應答機裝置還包括電源模塊，用于給射頻通道模塊和數字基帶模塊供電。

3.如權利要求2所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述接收通道包括依次連接的接收前端模塊、二混頻電路、收發通道本振鏈路和鎖相倍頻器模塊。

4.如權利要求2所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述數字基帶模塊包括依次連接的信號采集單元、信號處理單元、信號輸出單元和PSK解調單元。

5.如權利要求4所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述信號采集單元將采集的壓控信號、測距音信號、遙測信號送到信號處理單元進行處理后，通過信號輸出單元輸出基準信號；所述PSK解調單元對遙控副載波信號進行解調，即PSK信號解調。

6.如權利要求4所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述PSK解調單元采用反熔絲FPGA。

7.如權利要求2所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述數字基帶模塊提供通道模塊模擬鎖相環所需的鑒相參考信號，同時數字基帶模塊采集通道模塊鑒相器輸出壓控信號；數字基帶模塊根據壓控信號輸出上行補償信號，生成含有補償多普勒頻移的上行補償信號；所述上行補償該信號與通道60MHz時鐘信號的倍頻信號混頻后作為接收二本振信號，從而形成閉合環路，使模擬鎖相環完成捕獲。

8.權利要求2所述的一種基于反熔絲FPGA的半數字化USB應答機裝置，其特征在于，所述電源模塊為DC/DC模塊，所述雙工器用于信號合路及隔離，包括接收濾波器和發射濾波器。