[發明專利]半導體器件的制造方法

在審

• 申請號: 202110265071.4
• 申請日: 2021-03-09
• 公開（公告）號: CN112908858A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 卓明川;曹秀亮;高學
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

本發明提供了一種半導體器件的制造方法，包括：提供襯底，所述襯底內形成有溝槽，所述溝槽的側壁和底部形成有場氧化層，所述溝槽內填充有電極連接層，所述場氧化層在所述溝槽的開口處靠近所述電極連接層的位置處形成有凹陷；在所述襯底上形成保護層，以使所述保護層完全填充所述凹陷；以及，去除部分所述保護層，使所述溝槽內的所述保護層、所述場氧化層及所述電極連接層與所述襯底的表面齊平。本發明在形成有電極連接層的溝槽上形成保護層，以填充場氧化層在濕法刻蝕過程中形成的凹陷，避免了后續工藝中多晶硅在所述凹陷中的殘留，進而避免了殘留的多晶硅與所述電極連接層發生短接而導致的器件漏電或短路，提高了所述半導體器件的性能。

技術領域

本發明涉及集成電路制造技術領域，尤其涉及一種半導體器件的制造方法。

背景技術

屏蔽柵溝槽型功率器件(Shield Gate Trench，SGT)是一種典型的溝槽型MOSFET管，具有傳統溝槽型MOSFET管低導通損耗的優點，應用廣泛。

屏蔽柵溝槽型功率器件中包括電極連接區和器件單元區，所述電極連接區和所述器件單元區的襯底內均形成有溝槽。在屏蔽柵溝槽型功率器件的傳統工藝制程中，通常先在所述電極連接區及所述器件單元區的溝槽內壁上形成氧化層，且所述氧化層延伸覆蓋溝槽兩側的襯底表面；隨后，在所述器件單元區的溝槽內形成屏蔽柵，在所述電極連接區的溝槽內形成電極連接層，并采用濕法刻蝕工藝去除襯底表面的氧化層及所述器件單元區中溝槽內壁上的部分氧化層。參閱圖1，由于濕法刻蝕工藝具有各向同性的特點，在刻蝕所述氧化層的過程中所述電極連接區的溝槽內的氧化層會被鉆蝕形成凹陷(即圖1中圓圈所表示的部分)。

參閱圖2，在后續工藝在器件單元區中的溝槽內沉積多晶硅時，多晶硅也會沉積在所述凹陷內，導致電極連接區的溝槽內殘留有多晶硅(即圖2中圓圈所表示的部分)，殘留的多晶硅可能與所述電極連接層發生短接，從而導致屏蔽柵溝槽型功率器件漏電或短路。因此，需要一種方法改善濕法刻蝕工藝中鉆蝕現象對半導體器件造成的影響。

發明內容

本發明的目的在于提供一種半導體器件的制造方法，在形成有電極連接層的溝槽上形成保護層，以填充場氧化層在濕法刻蝕過程中形成的凹陷，避免了后續工藝中多晶硅在所述凹陷中的殘留。

為了達到上述目的，本發明提供了一種半導體器件的制造方法，包括：

提供襯底，所述襯底內形成有溝槽，所述溝槽的側壁和底部形成有場氧化層，所述溝槽內填充有電極連接層，所述場氧化層在所述溝槽的開口處靠近所述電極連接層的位置處形成有凹陷；

在所述襯底上形成保護層，以使所述保護層完全填充所述凹陷；以及，

去除部分所述保護層，使所述溝槽內的所述保護層、所述場氧化層及所述電極連接層與所述襯底的表面齊平。

可選的，所述保護層的材料為摻雜硼磷硅化玻璃，形成所述保護層的過程包括：

在所述襯底上形成保護層，所述保護層覆蓋所述溝槽內的所述場氧化層和電極連接層以完全填充所述凹陷；

對所述保護層進行熱回流工藝。

可選的，采用低壓化學氣相沉積工藝形成所述保護層。

可選的，所述熱回流工藝的工藝溫度為600℃～650℃，工藝時間為15min～30min。

可選的，所述保護層的材料為氧化硅，采用高密度等離子體化學氣相沉積工藝形成所述保護層。

可選的，形成所述保護層采用的工藝氣體包括氧氣、硅烷和氬氣，工藝溫度為600℃～650℃。

可選的，采用濕法刻蝕工藝以去除部分所述保護層。

可選的，所述濕法刻蝕工藝的刻蝕劑包括氫氟酸、稀釋氫氟酸或緩沖氧化硅腐蝕液。