[發(fā)明專利]一種集成電路版圖布線中引腳訪問方法及裝置在審
| 申請(qǐng)?zhí)枺?/td> | 202110263571.4 | 申請(qǐng)日: | 2021-03-11 |
| 公開(公告)號(hào): | CN112989749A | 公開(公告)日: | 2021-06-18 |
| 發(fā)明(設(shè)計(jì))人: | 周海;李邦祥 | 申請(qǐng)(專利權(quán))人: | 上海伴芯科技有限公司 |
| 主分類號(hào): | G06F30/394 | 分類號(hào): | G06F30/394 |
| 代理公司: | 上海碩力知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31251 | 代理人: | 童素珠 |
| 地址: | 200120 上海市浦東*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 集成電路 版圖 布線 引腳 訪問 方法 裝置 | ||
本發(fā)明提供了一種集成電路版圖布線中引腳訪問方法及裝置,包括:獲取電路網(wǎng)表的每個(gè)線網(wǎng);構(gòu)建每個(gè)線網(wǎng)的最小生成樹;根據(jù)最小生成樹和可用金屬層數(shù),確定線網(wǎng)的引腳連接關(guān)系,線網(wǎng)的引腳連接關(guān)系包括哪些引腳之間存在連接以及在哪個(gè)金屬層實(shí)現(xiàn)該連接;根據(jù)所有線網(wǎng)的引腳連接關(guān)系,確定所有引腳的出線方向。本發(fā)明不以傳統(tǒng)算法的芯片PPA優(yōu)化為目標(biāo),而是服務(wù)于芯片后端物理設(shè)計(jì)的流程全自動(dòng)化和可完成性這個(gè)目標(biāo),通過在具體布線前全局考慮、設(shè)計(jì)引腳訪問方案,可以提高布線成功率和引腳訪問的效率。
技術(shù)領(lǐng)域
本發(fā)明涉及EDA設(shè)計(jì)技術(shù)領(lǐng)域,尤指一種集成電路版圖布線中引腳訪問方法及裝置。
背景技術(shù)
集成電路(IC,又稱芯片)設(shè)計(jì)包括芯片前端設(shè)計(jì)和后端設(shè)計(jì)。芯片前端設(shè)計(jì)產(chǎn)生電路的邏輯網(wǎng)表,后端設(shè)計(jì)將電路的邏輯網(wǎng)表通過EDA(電子設(shè)計(jì)自動(dòng)化)設(shè)計(jì)工具進(jìn)行布局、布線和物理驗(yàn)證并最終產(chǎn)生供制造用的GDSII數(shù)據(jù)。
布局用于在版圖上給標(biāo)準(zhǔn)單元、宏模塊等分配物理位置。布局之后是布線。布線用于決定連接這些標(biāo)準(zhǔn)單元、宏模塊之間所需連線的確切設(shè)計(jì)。布線步驟在遵循制造工藝的規(guī)則和限制的同時(shí),實(shí)施所有所需的連接。
隨著超大規(guī)模集成電路向深亞微米、納米推進(jìn),集成電路的規(guī)模越來越大,芯片后端的物理設(shè)計(jì)復(fù)雜度不斷增大。由于引腳密度越來越高、布線路徑數(shù)量有限,以及來自多圖案化光刻技術(shù)(multiple patterning lithography)帶來的復(fù)雜DFM規(guī)則/約束,而且每個(gè)引腳的訪問點(diǎn)都受到限制并且彼此干擾,所以引腳訪問問題是芯片后端物理設(shè)計(jì)面臨的最具挑戰(zhàn)性的問題之一。
現(xiàn)存的引腳訪問方案有以下兩大問題:(1)缺乏對(duì)整個(gè)后端布線的全局觀考量,只考慮引腳訪問的局部問題,所以很多時(shí)候會(huì)導(dǎo)致即使局部的引腳訪問看似成功,但是流程后面的詳細(xì)布線(Detail Route)也不能完成;(2)通常引腳訪問是在網(wǎng)格上進(jìn)行,對(duì)于不在網(wǎng)格上的引腳必須做特殊處理,計(jì)算的開銷很大,甚至引腳根本出不來從而導(dǎo)致整個(gè)布線的失敗。
發(fā)明內(nèi)容
本發(fā)明的目的之一是為了克服現(xiàn)有技術(shù)中存在的至少一種不足,提供一種集成電路版圖布線中引腳訪問方法及裝置。
本發(fā)明提供的技術(shù)方案如下:
一種集成電路版圖布線中引腳訪問方法,包括:獲取電路網(wǎng)表的每個(gè)線網(wǎng);構(gòu)建每個(gè)線網(wǎng)的最小生成樹;根據(jù)所述最小生成樹和可用金屬層數(shù),確定所述線網(wǎng)的引腳連接關(guān)系,所述線網(wǎng)的引腳連接關(guān)系包括哪些引腳之間存在連接以及在哪個(gè)金屬層實(shí)現(xiàn)所述連接;根據(jù)所有線網(wǎng)的引腳連接關(guān)系,確定所有引腳的出線方向。
進(jìn)一步地,所述構(gòu)建每個(gè)線網(wǎng)的最小生成樹包括:找到所述線網(wǎng)中每個(gè)引腳的角點(diǎn);根據(jù)引腳的角點(diǎn)計(jì)算出每?jī)蓚€(gè)引腳之間的最短距離,將所述最短距離作為所述兩個(gè)引腳間的距離;根據(jù)所述線網(wǎng)中所有引腳間的距離,采用直線最小生成樹RMST算法構(gòu)建所述線網(wǎng)的最小生成樹。
進(jìn)一步地,所述的根據(jù)所述最小生成樹和可用金屬層數(shù),確定所述線網(wǎng)的引腳連接關(guān)系,包括:根據(jù)所述最小生成樹和可用金屬層數(shù),構(gòu)建一個(gè)高度不高于所述可用金屬層數(shù)的目標(biāo)平衡多叉樹;根據(jù)所述目標(biāo)平衡多叉樹確定所述線網(wǎng)的引腳連接關(guān)系。
進(jìn)一步地,所述的構(gòu)建一個(gè)高度不高于所述可用金屬層數(shù)的目標(biāo)平衡多叉樹包括:構(gòu)建一個(gè)高度不高于所述可用金屬層數(shù),且線長(zhǎng)在各金屬層基本均勻的目標(biāo)平衡多叉樹。
進(jìn)一步地,所述的構(gòu)建一個(gè)高度不高于所述可用金屬層數(shù),且線長(zhǎng)在各金屬層基本均勻的目標(biāo)平衡多叉樹,包括:獲取高度不高于所述可用金屬層數(shù),且線長(zhǎng)在各金屬層基本均勻的若干平衡多叉樹;從所述平衡多叉樹中優(yōu)選第一層實(shí)現(xiàn)的連接數(shù)多的平衡多叉樹作為目標(biāo)平衡多叉樹。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海伴芯科技有限公司,未經(jīng)上海伴芯科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110263571.4/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 相變存儲(chǔ)器芯片版圖結(jié)構(gòu)
- 一種溫度補(bǔ)償時(shí)鐘芯片的版圖結(jié)構(gòu)
- 一種溫度補(bǔ)償時(shí)鐘芯片的版圖結(jié)構(gòu)
- 一種采用PNP晶體管實(shí)現(xiàn)的高精度測(cè)溫芯片版圖結(jié)構(gòu)
- 光掩膜數(shù)據(jù)檢測(cè)方法、監(jiān)測(cè)結(jié)構(gòu)以及掩膜版
- 一種高速SPI接口安全芯片的版圖結(jié)構(gòu)
- 一種高靈敏度大容量射頻標(biāo)簽芯片的版圖結(jié)構(gòu)及射頻標(biāo)簽芯片
- 一種高靈敏度大容量射頻標(biāo)簽芯片的版圖結(jié)構(gòu)及射頻標(biāo)簽芯片
- 一種環(huán)形壓控振蕩器的版圖結(jié)構(gòu)
- 遮光帶版圖繪制方法、光罩版圖繪制方法及光罩版圖





