[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110258905.9
• 申請日: 2021-03-10
• 公開（公告）號: CN113158609A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 邱德馨;彭士瑋;曾健庭
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;H01L27/02
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種制造半導體器件的方法，所述半導體器件的相應的布局圖存儲在非暫時性計算機可讀介質上，所述布局圖布置成在第一方向上延伸并且相應地填充有單元的行，所述布局圖包括有源區圖案、柵極圖案、通孔至柵極(VG)圖案和切割柵極圖案，所述有源區圖案和所述切割柵極圖案在所述第一方向上延伸，所述柵極圖案在與所述第一方向垂直的第二方向上延伸，每個所述通孔至柵極圖案位于相應的一個所述柵極圖案上面，所述切割柵極圖案位于相應的行邊界上面，每個所述切割柵極圖案在所述第一方向上組織為部分，即切割柵極部分，每個所述切割柵極部分在所述第一方向上延伸并且相對于所述第一方向跨過相應的一個所述柵極圖案，每個所述切割柵極部分指示相應的柵極圖案的任何下面的部分被指定用于去除，所述方法包括生成所述布局圖，生成所述布局圖包括：

相對于所述第二方向，

在所述柵極圖案中選擇從相應的通孔至柵極圖案到相應的切割柵極部分的第一距離等于或大于第一參考值的柵極圖案；并且

對于每個選擇的柵極圖案，相對于在相應行邊界處鄰接的相應的第一單元和第二單元，并且還相對于相應地位于所述第一單元和所述第二單元中并且最靠近相應的所述行邊界的第一有源區圖案和第二有源區圖案，即第一最近有源區圖案和第二最近有源區圖案，并且

相對于所述第二方向，從相應的所述行邊界測量相應的所述切割柵極部分的尺寸，

將相應的所述切割柵極部分的尺寸從第一值增大到第二值；

所述第二值產生相應的所述柵極圖案的相應的殘余部分的第一類型的懸垂；并且

所述第一類型的懸垂是超出相應的所述第一最近有源區圖案或所述第二最近有源區圖案的相應的所述殘余部分的最小允許量的懸垂。

2.根據權利要求1所述的方法，還包括：

基于所述布局圖，進行以下至少之一：

(A)進行一個或多個光刻曝光；

(B)制造一個或多個半導體掩模；或

(C)在半導體集成電路的層中制造至少一個組件。

3.根據權利要求1所述的方法，其中：

相對于所述第二方向，

所述第一值產生相應的所述柵極圖案的第二類型的懸垂，并且

所述第二類型的懸垂是超出相應的最近有源區圖案的相應的所述柵極圖案的最小允許量的懸垂。

4.根據權利要求1所述的方法，其中：

相對于所述第二方向：

所述第一值產生所述切割柵極部分與所述第一最近有源區圖案和所述第二最近有源區圖案中的相應一個之間的第一間隙；

所述第二值產生所述切割柵極部分與所述第一最近有源區圖案和所述第二最近有源區圖案中的相應一個之間的第二間隙；并且

所述第一間隙的尺寸為所述第二間隙的尺寸的5/9。

5.根據權利要求1所述的方法，其中：

相對于所述第二方向，每個單元的高度為CH；并且

如從相應的所述行邊界測量的，

所述第二值為0.05*CH。

6.根據權利要求5所述的方法，其中：

如從相應的所述行邊界測量的，

所述第一值為0.1*CH。