[發明專利]PIN探測器和跨阻放大器的光電單片集成芯片、制備方法在審
| 申請號： | 202110257855.2 | 申請日： | 2021-03-09 |
| 公開（公告）號： | CN113054912A | 公開（公告）日： | 2021-06-29 |
| 發明（設計）人： | 王寧;趙柏秦 | 申請（專利權）人： | 中國科學院半導體研究所 |
| 主分類號： | H03F1/02 | 分類號： | H03F1/02;H03F3/189;H03F3/20 |
| 代理公司： | 中科專利商標代理有限責任公司 11021 | 代理人： | 周天宇 |
| 地址： | 100083 *** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | pin 探測器 放大器 光電 單片 集成 芯片 制備 方法 | ||
1.一種PIN探測器和跨阻放大器的光電單片集成芯片，其特征在于，包括：
硅基PIN探測器、橫向NPN三極管、第一電阻和第二電阻；
其中，所述橫向NPN三極管、第一電阻和第二電阻構成跨阻放大器，與所述硅基PIN探測器連接；
所述硅基PIN探測器用于探測激光信號，產生電流信號；
所述跨阻放大器用于放大和輸出所述電流信號。
2.根據權利要求1所述的光電單片集成芯片，其特征在于，包括：
所述光電單片集成芯片由下至上依次包括N+硅層、本征層、金屬電極層，按照橫向分布分為光照區和非光照區；
其中，所述硅基PIN探測器設于所述光照區，所述橫向NPN三極管、第一電阻和第二電阻設于所述非光照區。
3.根據權利要求2所述的光電單片集成芯片，其特征在于，所述光照區的本征層中設有第一P+層，所述光照區的第一P+層、本征層、N+硅層構成所述硅基PIN探測器。
4.根據權利要求2所述的光電單片集成芯片，其特征在于，所述非光照區的本征層中分別設有第一隔離區和第二隔離區，所述橫向NPN三極管設于所述第一隔離區中，所述第一電阻、第二電阻設于所述第二隔離區中。
5.根據權利要求2所述的光電單片集成芯片，其特征在于，所述金屬電極層上設有多個電極，分別與所述硅基PIN探測器的P+層、N+硅層以及所述橫向NPN三極管的各極、所述第一電阻和第二電阻連接，所述多個電極按照預設電路連接，形成將所述硅基PIN探測器的輸出信號進行放大的電路。
6.根據權利要求5所述的方法，其特征在于，所述光照區和所述非光照區之間的本征層中設有通孔，所述金屬電極層上與所述硅基PIN探測器的N+硅層連接的電極經過所述通孔連接至所述N+硅層。
7.根據權利要求4所述的光電單片集成芯片，其特征在于，所述第一隔離區中設有第二P+層，所述第二隔離區中設有第三P+層，與所述金屬電極層上設置與所述第二P+層和所述第三P+層對應的電極連接。
8.根據權利要求5所述的光電單片集成芯片，其特征在于，所述多個電極之間通過SiO2隔離。
9.根據權利要求1所述的光電單片集成芯片，其特征在于，還包括：
隔直電容，用于隔離所述電流信號中包括的直流電信號。
10.一種制備方法，應用于制備權利要求1～9所述的光電單片集成芯片，其特征在于，包括：
在N+型硅襯底上外延生長本征層；
在所述本征層上的兩處分別注入硼離子，形成第一隔離區和第二隔離區；
分別在所述第一隔離區和所述第二隔離區注入磷離子，在所述第一隔離區形成橫向NPN三極管的集電極、發射極，在所述第二隔離區形成第一電阻和第二電阻；
在所述第一隔離區、第二隔離區以及所述本征區除所述第一隔離區、第二隔離區之外的區域分別注入硼離子，分別形成第二P+層、所第三P+層和第一P+層；
在所述本征層表面沉積SiO2作為濕法腐蝕本征層的掩蔽層，光刻出刻蝕窗口，刻蝕出金屬接觸孔，形成多個金屬電極；
重新沉積SiO2作為鈍化減反膜，套刻形成所述多個金屬電極互連；
其中，所述第一P+層、本征層、N+型硅襯底構成的硅基PIN探測器，所述多個金屬電極的互聯使所述NPN三極管與第一電阻和第二電阻構成跨阻放大器，并且與所述硅基PIN探測器連接，形成了使基PIN探測器的輸出進行放大的電路。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國科學院半導體研究所，未經中國科學院半導體研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110257855.2/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種用于提升商品信息視覺識別方法
- 下一篇：一種用于半導體設備的尾氣管裝置
