[發(fā)明專利]一種多層邏輯畫(huà)面生成方法及其裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110256894.0
• 申請(qǐng)日: 2021-03-09
• 公開(kāi)（公告）號(hào): CN112967352A
• 公開(kāi)（公告）日: 2021-06-15
• 發(fā)明（設(shè)計(jì)）人: 王斌;萬(wàn)勤華
• 申請(qǐng)（專利權(quán)）人: 蘇州佳智彩光電科技有限公司
• 主分類號(hào): G06T11/00
• 分類號(hào): G06T11/00;G06F9/451;G09G3/20
• 代理公司: 深圳市添源知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44451
• 代理人: 于標(biāo)

本發(fā)明涉及一種多層邏輯畫(huà)面生成方法及其裝置，其包括步驟：S1.上位機(jī)編輯圖像并同步進(jìn)行圖像預(yù)覽，生成參數(shù)文件后傳送給ARM；S2.ARM讀取參數(shù)文件，將繪圖參數(shù)和繪圖區(qū)域發(fā)送給FPGA；S3.FPGA根據(jù)繪圖參數(shù)進(jìn)行圖像繪制，并將圖像寫(xiě)入內(nèi)存的指定區(qū)域；S4.當(dāng)FPGA完成一層畫(huà)面繪圖后給ARM發(fā)送反饋信息，通知ARM繼續(xù)讀取參數(shù)文件內(nèi)剩余內(nèi)容并傳輸下一層畫(huà)面的信息，并重復(fù)步驟S2；S5.多次操作繪制多層邏輯畫(huà)面，直到該畫(huà)面完全繪制完成，ARM發(fā)送命令通知FPGA顯示該區(qū)域的畫(huà)面，F(xiàn)PGA將內(nèi)存中的圖像讀取出來(lái)刷新到顯示器上。使用ARM進(jìn)行內(nèi)存地址和流程的管理，減少了FPGA的資源消耗，并且提高了系統(tǒng)的靈活性。使用FPGA進(jìn)行繪圖，可以達(dá)到更高的實(shí)時(shí)性。綜合利用了ARM和FPGA的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及顯示面板生產(chǎn)檢測(cè)領(lǐng)域，特別涉及一種多層邏輯畫(huà)面生成方法及其裝置。

背景技術(shù)

顯示面板生產(chǎn)過(guò)程中需要使用多種不同的畫(huà)面來(lái)檢測(cè)面板的缺陷，然而不同分辨率的面板重新編輯圖片費(fèi)時(shí)費(fèi)力，且大分辨率的圖像傳輸與下載耗時(shí)較長(zhǎng)，影響產(chǎn)線生產(chǎn)效率。

發(fā)明內(nèi)容

本發(fā)明提供一種多層邏輯畫(huà)面生成方法及其裝置，旨在實(shí)現(xiàn)分辨率自適應(yīng)，減少重新編輯畫(huà)面的重復(fù)勞動(dòng)，以及提高圖像的傳輸效率，減少傳輸時(shí)間。

本發(fā)明提供一種多層邏輯畫(huà)面生成方法，包括以下步驟：

S1.上位機(jī)編輯圖像并同步進(jìn)行圖像預(yù)覽，生成參數(shù)文件后傳送給ARM；

S2. ARM讀取參數(shù)文件，將繪圖參數(shù)和繪圖區(qū)域發(fā)送給FPGA；

S3. FPGA根據(jù)繪圖參數(shù)進(jìn)行圖像繪制，并將圖像寫(xiě)入目標(biāo)內(nèi)存地址；

S4.當(dāng)FPGA完成一層畫(huà)面繪圖后給ARM發(fā)送反饋信息，通知ARM繼續(xù)讀取參數(shù)文件內(nèi)容并傳輸下一層畫(huà)面的信息，并重復(fù)步驟S2；

S5.多次操作繪制多層邏輯畫(huà)面，直到參數(shù)文件內(nèi)沒(méi)有剩余內(nèi)容，該畫(huà)面完全繪制完成，ARM發(fā)送命令通知FPGA切換顯示的幀地址為剛才寫(xiě)入的目標(biāo)內(nèi)存地址，顯示已繪制的內(nèi)容到顯示面板。

ARM作為上位機(jī)與FPGA之間的數(shù)據(jù)傳輸媒介，ARM對(duì)FPGA需要繪圖的參數(shù)進(jìn)行預(yù)處理，在傳輸給FPGA進(jìn)行繪圖，F(xiàn)PGA繪圖方式采用一層繪圖后，ARM才輸出下一層的畫(huà)面數(shù)據(jù)，這樣操作減少了FPGA繪圖處理的壓力，避免了數(shù)據(jù)一次性給予過(guò)多造成FPGA繪圖處理速度變慢，數(shù)據(jù)擠壓或混亂的問(wèn)題，減少了FPGA的資源消耗，并且提高了系統(tǒng)的靈活性。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S2具體還包括：

S21.ARM讀取參數(shù)文件，根據(jù)圖像分辨率將比例信息轉(zhuǎn)換為具體坐標(biāo)信息，并將坐標(biāo)信息傳送給FPGA；

S22.ARM將邏輯畫(huà)面的繪圖參數(shù)傳送給FPGA，繪圖參數(shù)包括邊框信息、目標(biāo)圖像內(nèi)存地址、分辨率。

ARM對(duì)于FPGA能夠直接讀取的參數(shù)，例如邊框信息，目標(biāo)圖像內(nèi)存地址，分辨率，則直接傳送給FPGA；而對(duì)于FPGA不能夠直接讀取的參數(shù)，則對(duì)參數(shù)預(yù)處理，例如涉及位置坐標(biāo)的信息，再將處理后的數(shù)據(jù)傳送給FPGA，減輕了FPGA對(duì)數(shù)據(jù)處理的麻煩，便于FPGA快速繪圖。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述步驟S3具體包括：

S31.命令管理模塊接收來(lái)自ARM的命令，將繪圖參數(shù)發(fā)送給繪圖內(nèi)存地址與像素坐標(biāo)產(chǎn)生模塊；

S32.繪圖內(nèi)存地址與像素坐標(biāo)產(chǎn)生模塊根據(jù)繪圖參數(shù)中的分辨率、圖層起始坐標(biāo)、圖層長(zhǎng)寬，產(chǎn)生內(nèi)存地址和對(duì)應(yīng)地址的圖像X坐標(biāo)和Y坐標(biāo)，傳遞給邏輯畫(huà)面產(chǎn)生模塊和圖層外框產(chǎn)生模塊；

S33.圖層外框產(chǎn)生模塊產(chǎn)生圖像外框，圖像外框內(nèi)部顯示邏輯畫(huà)面，外框外部顯示下層畫(huà)面；

S34.邏輯畫(huà)面產(chǎn)生模塊根據(jù)像素的X、Y坐標(biāo)，計(jì)算并繪制邏輯畫(huà)面；