[發明專利]一種集成半導體器件

有效

• 申請號: 202110248935.1
• 申請日: 2021-03-08
• 公開（公告）號: CN112599527B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 孟娟;許春龍;楊宗凱;陳信全
• 申請（專利權）人: 晶芯成（北京）科技有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 朱艷

本發明公開了一種集成半導體器件，所述集成半導體器件包括襯底，其包括并排設置的多個類型不同的阱區，且每個所述阱區上包括一個或多個有源區；形成于所述有源區上的多個半導體元件；電性連接于所述半導體元件的柵極層；其形成于所述柵極層上的第一金屬層；形成于所述第一金屬層上的第二金屬層；其形成于所述第二金屬層上的字線層；其中，同一所述阱區中相鄰所述有源區之間的距離、所述有源區至所述阱區邊界之間的距離大于或等于所述有源區的寬度。通過本發明提供的一種集成半導體器件，可減少制造程序。

技術領域

本發明屬于半導體技術領域，特別涉及一種集成半導體器件。

背景技術

靜態隨機存取存儲器（Static Random-Access Memory，SRAM）是集成半導體器件的一種。所謂的“靜態”，是指這種存儲器只要保持通電，里面儲存的數據就可以恒常保持。所述靜態存儲器包括多個元器件，一般包括驅動晶體管、負載晶體管及傳輸晶體管。

在制造靜態存儲器中，因為有源區與柵極寬度的設置不合理，導致在有源區注入離子時，為到達設定的溝道開啟電壓，需要對有源區進行多次離子注入，進而需要增加光罩，補打離子，增加制造程序。且由于字線層設置不合理，進而需要在最上層的金屬層上再增加一層金屬層，用于改善所述集成半導體器件的質量。

發明內容

本發明的目的在于提供一種集成半導體器件，通過本發明提供的一種集成半導體器件，簡化工藝，節約成本。

為解決上述技術問題，本發明是通過以下技術方案實現的：

本發明提供一種集成半導體器件，其至少包括：

襯底，其包括并排設置的多個類型不同的阱區，且每個所述阱區上包括一個或多個有源區；

多個半導體元件，形成于所述有源區上；

柵極層，其電性連接于所述半導體元件；

第一金屬層，其形成于所述柵極層上；

第二金屬層，其形成于所述第一金屬層上；

字線層，其形成于所述第二金屬層上；

其中，同一所述阱區中相鄰所述有源區之間的距離、所述有源區至所述阱區邊界之間的距離大于或等于所述有源區的寬度。

在本發明一實施例中，所述襯底上包括并排依次設置的第一阱區、第二阱區和第三阱區，所述第一阱區和第三阱區為第一類型阱區，所述第二阱區為第二類型阱區，其中，所述第一類型阱區與第二類型阱區的類型不同。

在本發明一實施例中，所述多個有源區并排設置，且所述有源區由所述阱區的一側延伸至另一側，所述有源區包括并排設置的第一有源區、第二有源區、第三有源區和第四有源區，所述第一有源區位于所述第一阱區上，所述第二有源區和第三有源區位于所述第二阱區上，所述第四有源區位于所述第三阱區上。

在本發明一實施例中，所述有源區的寬度為0.2-0.4um。

在本發明一實施例中，所述半導體元件包括第一傳輸晶體管、第一驅動晶體管、第二傳輸晶體管、第二驅動晶體管、第一負載晶體管和第二負載晶體管，其中所述第一傳輸晶體管和所述第一驅動晶體管位于第一有源區上，第二傳輸晶體管和第二驅動晶體管位于第四有源區上，第一負載晶體管位于第二有源區上，第二負載晶體管位于第三有源區上。

在本發明一實施例中，所述柵極層的布線包括第一柵極線，所述第一柵極線連接所述第一驅動晶體管的柵極、所述第一負載晶體管的柵極以及所述第二負載晶體管的漏極，所述第一柵極線的寬度小于所述有源區寬度的二分之一。

在本發明一實施例中，所述第二金屬層的布線包括依次并排設置的第一寫端口字線、第一接地線、讀端口位線、電源接線、互補讀端口位線、第二接地線、第二寫端口字線，所述第二金屬層的布線沿所述有源區的延伸方向并排設置。