[發(fā)明專利]集成電路、電源驗證電路與電源驗證方法

在審

• 申請?zhí)枺?/td>: 202110243198.6
• 申請日: 2021-03-05
• 公開（公告）號: CN113515911A
• 公開（公告）日: 2021-10-19
• 發(fā)明（設(shè)計）人: 李糧全
• 申請（專利權(quán)）人: 新唐科技股份有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/337
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 王濤;任默聞

本發(fā)明提供一種集成電路、電源驗證電路與電源驗證方法。所述電源驗證電路包括一電流源、一電阻式隨機(jī)存取存儲器單元以及一齊納二極管。上述電流源耦接于一電源端。上述電阻式隨機(jī)存取存儲器單元耦接于上述電流源以及一接地端之間。上述齊納二極管具有一陽極耦接于上述電阻式隨機(jī)存取存儲器單元以及一陰極耦接于上述電源端。上述電阻式隨機(jī)存取存儲器單元的阻抗是由施加在上述電源端的一電源電壓所決定。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種電源驗證電路，且特別是有一種具有電源驗證電路的集成電路與電源驗證方法。

背景技術(shù)

現(xiàn)今，集成電路廣泛地應(yīng)用在各種電子產(chǎn)品中。當(dāng)集成電路操作異常時，電子產(chǎn)品會無法開機(jī)或是無法正常操作。因此，當(dāng)集成電路的操作異常或損毀時，需要對集成電路進(jìn)行分析，以判斷異常的類型，例如異常的情況是由集成電路本身的內(nèi)部電路所造成或是外部的應(yīng)用電路(例如印刷電路板上的電路或元件)所造成。

圖1顯示一般的集成電路異常反應(yīng)的驗證流程。在階段110中，客戶端(即生產(chǎn)制造電子產(chǎn)品的公司)發(fā)現(xiàn)集成電路異常而造成電子產(chǎn)品無法正常使用。接著，在階段120中，集成電路設(shè)計(或生產(chǎn)或制造)公司的現(xiàn)場應(yīng)用工程師(Field Applications Engineer，F(xiàn)AE)會在客戶端得到異常的集成電路。接著，在階段120中，現(xiàn)場應(yīng)用工程師會對異常的集成電路進(jìn)行初步的故障排除，例如確認(rèn)集成電路的版本與相對應(yīng)的應(yīng)用程式是否正確。接著，在階段130中，集成電路設(shè)計公司內(nèi)部的研發(fā)工程師、應(yīng)用工程師及/或測試工程師會對現(xiàn)場應(yīng)用工程師所提供的異常的集成電路進(jìn)一步分析。接著，在階段140中，在得到分析結(jié)果之后，集成電路設(shè)計公司會通過現(xiàn)場應(yīng)用工程師將分析結(jié)果提供給客戶。

由圖1的傳統(tǒng)驗證流程可知，當(dāng)客戶反應(yīng)集成電路異常時，不容易快速判斷出集成電路的故障模式是屬于集成電路內(nèi)部的異常或是客戶應(yīng)用環(huán)境異常所造成。于是，異常的集成電路會往返在各個相關(guān)工程人員之間，以進(jìn)行跨部門的合作驗證，因而耗費(fèi)了許多的人力成本以及驗證時間。

因此，需要一種能快速判斷出集成電路的故障模式的機(jī)制。

發(fā)明內(nèi)容

本發(fā)明提供一種電源驗證電路。上述電源驗證電路包括一電流源、一電阻式隨機(jī)存取存儲器單元以及一齊納二極管(Zener diode，也稱穩(wěn)壓二極管)。上述電流源耦接于一電源端。上述電阻式隨機(jī)存取存儲器單元耦接于上述電流源以及一接地端之間。上述齊納二極管具有一陽極耦接于上述電阻式隨機(jī)存取存儲器單元以及一陰極耦接于上述電源端。上述電阻式隨機(jī)存取存儲器單元的阻抗是由施加在上述電源端的一電源電壓所決定。

再者，本發(fā)明提供一種集成電路。上述集成電路包括一電源接腳、一測試接腳與一電源驗證電路。上述電源接腳用以接收一電源電壓。上述電源驗證電路包括一電流源、一齊納二極管與一電阻式隨機(jī)存取存儲器單元。上述電流源耦接于上述電源接腳以及上述測試接腳之間。上述齊納二極管具有一陽極耦接于上述測試接腳以及一陰極耦接于上述電源接腳之間。上述電阻式隨機(jī)存取存儲器單元耦接于上述測試接腳以及一接地端之間。上述測試接腳的電壓是指示上述電源電壓是否超過上述集成電路的一最大操作電壓，其中上述最大操作電壓是上述齊納二極管的一崩潰電壓。當(dāng)上述電源電壓超過或等于上述集成電路的上述最大操作電壓時，上述測試接腳具有高電壓位準(zhǔn)，以及當(dāng)上述電源電壓未超過上述集成電路的上述最大操作電壓時，上述測試接腳具有低電壓位準(zhǔn)。

再者，本發(fā)明提供一種電源驗證方法。得到一集成電路。上述集成電路包括一測試接腳、一電流源、一電阻式隨機(jī)存取存儲器單元以及一齊納二極管。上述電流源耦接于一電源端與上述測試接腳之間。上述電阻式隨機(jī)存取存儲器單元耦接于上述測試接腳以及一接地端之間。上述齊納二極管具有一陽極耦接于上述測試接腳以及一陰極耦接于上述電源端。根據(jù)上述測試接腳的電壓，得到上述電阻式隨機(jī)存取存儲器單元的阻抗。根據(jù)上述電阻式隨機(jī)存取存儲器單元的阻抗，判斷施加在上述電源端的一電源電壓是否超過上述集成電路的一最大操作電壓，其中上述最大操作電壓是上述齊納二極管的一崩潰電壓。

附圖說明