[發(fā)明專利]一種超導(dǎo)放大電路

在審

• 申請?zhí)枺?/td>: 202110241091.8
• 申請日: 2021-03-04
• 公開（公告）號: CN112994635A
• 公開（公告）日: 2021-06-18
• 發(fā)明（設(shè)計）人: 彭析竹;張良;趙瑞揚;周正柯
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H03F19/00
• 分類號: H03F19/00
• 代理公司: 成都點睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 霍淑利

本發(fā)明涉及一種超導(dǎo)放大電路，屬于超導(dǎo)集成電路領(lǐng)域。本發(fā)明的超導(dǎo)放大電路包括約瑟夫森傳輸線(josephson transmission line—JTL)陣列，作為信號倍增電路，接受輸入的一個單磁通量子(single flux quantum—SFQ)信號發(fā)出一串SFQ信號；雙磁通量子放大器(the double flux quantum amplifier—DFQA)，作為第一級放大電路，接收來自JTL陣列的一串SFQ信號生成一個電平信號，用于為后續(xù)電路提供驅(qū)動電流；約瑟夫森鎖存驅(qū)動器(josephson latch driver—JLD)，作為第二級放大電路，接收DFQA提供的驅(qū)動電流，在有偏置的情況下，產(chǎn)生幾十毫伏級的輸出電壓用以驅(qū)動半導(dǎo)體集成電路。本發(fā)明的超導(dǎo)放大電路獲得了電路性能和面積上的折中，且將放大器分為兩級，可將兩級放大器分開封裝，增加電路運用的靈活性。

技術(shù)領(lǐng)域

本發(fā)明屬于超導(dǎo)集成電路領(lǐng)域，具體涉及一種超導(dǎo)放大電路。

背景技術(shù)

傳統(tǒng)的半導(dǎo)體制造技術(shù)將要發(fā)展到盡頭，摩爾定律已經(jīng)不再適用。全世界都在尋找新材料，新技術(shù)來提高電路的性能。超導(dǎo)集成電路具有高速、高性能和低功耗的特點，是集成電路發(fā)展的一個重要方向，但也存在諸多不足。超導(dǎo)電路信號-單磁通量子(single-flux-quantum，SFQ)信號，是一種很微小的脈沖信號，難以驅(qū)動常溫中常用的電路，并且超導(dǎo)存儲器難以設(shè)計，面積巨大，難以作為超導(dǎo)計算機(jī)的存儲器件，所以超導(dǎo)計算機(jī)大多搭載優(yōu)良的半導(dǎo)體存儲器。超導(dǎo)計算機(jī)與外設(shè)之間的信息交流也依賴于半導(dǎo)體電路。因此，需要超導(dǎo)集成電路端的放大電路作為超導(dǎo)-半導(dǎo)體的接口電路將微小的SFQ信號放大，用于實現(xiàn)超導(dǎo)集成電路到半導(dǎo)體集成電路的信息傳輸。

現(xiàn)如今的超導(dǎo)放大電路主要由兩種結(jié)構(gòu)構(gòu)成-超導(dǎo)量子干涉裝置(SQUID)和Suzuki Stack。前者是應(yīng)用非常廣泛的超導(dǎo)器件，具有非常靈敏的磁感應(yīng)能力，能夠非常輕易的被SFQ信號驅(qū)動而工作，但是SQUID面積很大且放大倍數(shù)較低；后者具有面積小，放大倍數(shù)高的優(yōu)點，但是在實際工程運用中難以被SFQ信號驅(qū)動而工作，工作范圍比較小，同時Suzuki Stack必須與前級的超導(dǎo)電路集成在一起，一旦設(shè)計定型，其輸出信號幅度便固定下來，降低了系統(tǒng)構(gòu)建的靈活性。為了規(guī)避傳統(tǒng)超導(dǎo)放大電路的缺點，需要提出一種新型結(jié)構(gòu)來解決Suzuki Stack難以觸發(fā)的問題，以提高電路的性能，又可將Suzuki Stack與前級電路分開封裝，增加靈活性。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)存在的超導(dǎo)放大電路面積和工作性能的問題，提供一種超導(dǎo)放大電路，作為超導(dǎo)-半導(dǎo)體的接口電路，用于實現(xiàn)超導(dǎo)集成電路到半導(dǎo)體集成電路的信息傳輸。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種超導(dǎo)放大電路，包括約瑟夫森傳輸線(JTL)陣列、雙磁通量子放大器(DFQA)和約瑟夫森鎖存驅(qū)動器(JLD)；

所述約瑟夫森傳輸線(JTL)陣列接收輸入的一個單磁通量子(SFQ)信號，生成一串單磁通量子(SFQ)信號；

所述雙磁通量子放大器(DFQA)，接收所述JTL陣列產(chǎn)生的一串SFQ信號，生成一個電平信號，用以產(chǎn)生驅(qū)動JLD工作的電流；

所述約瑟夫森鎖存驅(qū)動器(JLD)在DFQA輸出的驅(qū)動電流和自身偏置信號的共同作用下，產(chǎn)生穩(wěn)定的輸出電壓，用于驅(qū)動半導(dǎo)體集成電路工作。

在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。

進(jìn)一步的，所述JTL陣列包括約瑟夫森傳輸線(JTL)、分支器(SP)和匯聚緩沖器(CB)；其中，JTL用于作為SFQ信號傳輸?shù)耐罚矣糜诳刂苾蓚€SFQ信號之間的延時；SP用于將一條信號通路分支為兩條，從而得到更多SFQ信號脈沖；CB用于將信號通路合并，使得多路通道中的SFQ信號匯聚于一路，從而形成具有N個通道的JTL陣列(N為正整數(shù))，以獲得一串不同數(shù)量和頻率的SFQ信號。