[發明專利]一種基于STDP學習規則的突觸電路

在審

• 申請號: 202110238291.8
• 申請日: 2021-03-04
• 公開（公告）號: CN113110040A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 王巍;張珊;張定冬;熊德宇;劉博文;袁軍
• 申請（專利權）人: 重慶郵電大學
• 主分類號: G05B13/04
• 分類號: G05B13/04
• 代理公司: 重慶市恒信知識產權代理有限公司 50102
• 代理人: 陳棟梁

1.一種基于STDP學習規則的突觸電路，其特征在于，包括上下結構對稱的第一電路和第二電路，第一電路用于實現當突觸后神經元與突觸前神經元輸出脈沖的時間差為正值時權重增加的過程，第二電路用于實現當突觸后神經元與突觸前神經元輸出脈沖的時間差為負值時權重減小的過程，第一電路和第二電路均包括：控制開關、信號衰減電路以及權重更新電路，控制開關由突觸前神經元或突觸后神經元輸出的脈沖控制，使電路只在有脈沖信號輸入時工作，信號衰減電路用于表現突觸后神經元與突觸前神經元輸出脈沖的時間差，電壓信號會隨時間差的增大呈指數型衰減，權重更新電路用于根據信號衰減電路的電壓信號改變權重。其中所述第一電路的信號衰減電路的輸入端與第一電路的控制開關相連接，第一電路的信號衰減電路與第一電路的權重更新電路通過第一電路的控制開關相連接；其中所述第二電路的的信號衰減電路的輸入端與第二電路的控制開關相連接，第二電路的信號衰減電路與第二電路的權重更新電路通過第二電路的控制開關相連接；所述第一電路和第二電路的權重更新電路通過對電容C₃進行充放電改變電容C₃上存儲的電荷，從而改變突觸權重電壓值。

2.根據權利要求1所述的一種基于STDP學習規則的突觸電路，其特征在于，所述第一電路包括：控制開關控制開關控制開關NMOS管M1、NMOS管M3、PMOS管M5、NMOS管M6、PMOS管M7、電容C1；其中控制開關兩端分別連接外部電源VDD與NMOS管M1的漏極，NMOS管M1的柵極與外部偏置信號V_leak相連，NMOS管M1的源極與外部地線GND相連，電容C1的一端與外部地線GND相連，電容C1的另一端分別與NMOS管M1的漏極、控制開關的一端相連，控制開關的另一端與NMOS管M3的漏極相連，NMOS管M3的柵極與外部控制信號post的相反信號相連，NMOS管M3的源極與外部地線GND相連，NMOS管M3的漏極與NMOS管M6的柵極相連，NMOS管M6的漏極分別與PMOS管M5的漏極、PMOS管M7的柵極相連，NMOS管M6的源極和PMOS管M5的柵極與外部地線GND相連，PMOS管M5的源極和PMOS管M7的源極與外部電源VDD相連，PMOS管M7的漏極與控制開關的一端相連。

3.根據權利要求2所述的一種基于STDP學習規則的突觸電路，其特征在于，所述第一電路中控制開關由外部信號pre控制、控制開關由外部信號post控制、控制開關由外部信號post控制，其中外部信號pre是突觸前神經元輸出的脈沖信號，外部信號post是突觸后神經元輸出的脈沖信號；所述下半部分電路中控制開關由外部信號post控制、控制開關由外部信號pre控制、控制開關由外部信號pre控制。

4.根據權利要求2或3所述的一種基于STDP學習規則的突觸電路，其特征在于，所述第一電路的信號衰減電路由NMOS管M1和電容C1構成，當外部脈沖信號pre到來，控制開關導通，電容C1充電至VDD，隨著外部脈沖信號pre結束，電容C1通過NMOS管M1放電，電容C1兩端電壓呈指數型衰減；控制開關用于將電容C1兩端衰減至外部脈沖信號post到來時的電壓傳輸給NMOS管M6；NMOS管M6、PMOS管M5、PMOS管M7構成權重更新電路，用于將通過控制開關傳輸的電壓信號轉換成電流信號，并通過控制開關傳輸給電容C3，對電容C3進行充電，以此實現當突觸后脈沖信號post比突觸前脈沖信號pre后到達突觸電路時，突觸權重增加的特性；NMOS管M3由外部脈沖信號post的相反信號控制，當沒有外部脈沖信號post輸入時，NMOS管M3將NMOS管M6的柵極電壓拉低至GND，以避免沒有信號控制時電路中存在的靜態功耗。